


# ЦИФРОВЫЕ И АНАЛОГОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ







# СПРАВОЧНИК

ЦИФРОВЫЕ И АНАЛОГОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ



ББК 32.85 Ц75 УДК 621.3.049.77.037.372 (03)

#### АВТОРЫ: С. В. ЯКУБОВСКИЯ, Л. И. НИССЕЛЬСОН, В. И. КУЛЕШОВА, В. А. УШИБЫШЕВ, М. Н. ТОПЕШКИН

Рецензенты: д-р техн. наук Е. М. Сухарев, канд. техн. наук В. Л. Шило

Редакция литературы по электронике

Цифровые и аналоговые интегральные микросхе-Ц75 мм: Справочник/С. В. Якубовский, Л. И. Ниссельсон, В. И. Кулешова и др.; Под ред С. В. Якубовского. — М.: Радио и связь, 1989. — 496 с.: ил.

ISBN 5-256-00259-7.

Описаны характеристики, назвачение и применение цифромых интерральных микроссем, а также, потические функцреализуемые с их помощью. Подробно рассмотрены цифровые микроссмы транзисторного развисторной ология, змитерносвязанной догики, на МОП- и КМОП-структурах. Приведения усмителей, компараторо, в завлюствам двереключателей, усннителей ннакой частоты, цифро-виалоговых и вивлого-цифровых преобразователей в витегральном неполнении, микросхем для радно- и телевизовимых приемикков. Для виженерю-техняческих работивнов.

H 2302030700-093 046(01)-89 109-89

ББК 32.85

С Якубовский С. В., Ниссельсон Л. И., Кулешова В. И. и др. 1989

Со временя выпуска справочного пособия «Аналоговые и цифровые интегральные микросхемы» прощло не так уж много времени. Однако продолжающийся прогресс в проектирования БИС и СБИС и технологин их изтоговления обеспечивает устойчивое увеличение функциональной плотности кристаллов. В связи с этим возникла необходимость, создания нового справочного издания.

В настоящем справочнике большее внимание уделено одному из самых перспективных направлений микроэлектроннки — микропрощессорным комплектам (МПК). Приведен сравнительный анализ перспективных МПК, приведен сравнительный анализ перспективных МПК, и позволит читателю осуществить оптимальный выбор элементию базы для конкретных применений. Значительем еместо занимают технические характеристики и функциональные особенности основных перспективных серий однокристальных микроЭВМ. В этих микросхемах наряду с устройствами обработки и неформации на одном кристалле размещены оперативные и постоянные запоминатовше устройства, генератор, порты ввода/вывода, что позволит потребителю создавать высокопроизводительные контоллеры с минимальным чнолом микросхем.

Читатели будет нитересен обвор этапов развития стандартных цифровых микросхем: вместо старых серий ТТЛ и ТТЛШ приведены микросхемы-аналоги 54/74AS, ALS, FAST; включены серин 1530, 1533, КР1533, 1531, КР1531; поисалы новые серин схем ЭСЛ и КМОП 1500, К1500, 1561, 1564: расширена ниформация о составе серин К561. Более подробно даны характеристных типов 3У с объемом памяти до 256К бит. Значительное винмание уделено одному из новых наповалений микроолектроники—

матричным мнкросхемам.

Наряду с матерналом по цифровым микросхемам большой раздел посвящен аналоговым микросхемам.

В разделе посвящен апалоговым минрослемам.

В разделе по конструктивно-технологическому примененню описаны конструкцин корпусов микросхем, предназначенные для поверхностного монтажа, и особенности технологин.

Авторы

# Терминология в микроэлектронике, классификация и вопросы конструирования интегральных микросхем

#### 1.1. Развитие терминологии

Микроэлектроника — это область электроники, заинмающаяся созданием электронных функциональных узлов, блоков и устройств в микроминиатюрном интегральном исполнения. Хол развития электроннки был прелопределен резким увеличением функций, выполняе-

мых РЭА, и повышением требований к ее надежности.

Прогресс технологии и схемотехники, позволивший создать новую элементную базу, был в 60-70-х годах столь быстрым, что он не только сместил акценты во многих устоявшихся терминах радиоэлектроники, но и значительно пополнил ее словарный запас. Известная стихнийость данного процесса привела ко многим разночтениям понятий и терминов, так как процесс начального развития терминологин шел одновременно на нескольких языках при нитенсивиом обмене ниформацией межлу странами.

Упорядочение отечественных терминов и определений в области микроэлектроники было предпринято в 1967 г., когла Международная электротехническая комиссия (МЭК) издала документ (дополненне), включающий определения нескольких общих основополагающих терминов, таких как микроэлектроника, интегральная микросхема и другие, и в связи со значительным расширением сферы применения микросхем возникла необходимость в Государственном станларте по терминологическим вопросам. Такой станларт был разработан н утвержден в 1971 г. (ГОСТ 17021-71). Он включал 16 термниов, причем наряду с общими понятиями были даны однозначные определення и для частей микросхем (подложка, корпус).

Термины, определение которых было дано в указанном ГОСТе. нашли свое отражение в технической документации. В 1975 г. терминологический стандарт был расширен (ГОСТ 17021-75) в связи с появлением таких новых понятий, как плотность упаковки, степень

нитеграции, большая интегральная схема и др.

В 1979 г. был утвержден стандарт СЭВ по терминам и определенням в области микроэлектроники (СТ СЭВ 1623-79) и в 1981 г. в ГОСТ 17021-75 были введены изменения, соответствующие этому локументу, касающнеся терминов и определений для микропроцессоров (МП), В 1987 г. в ГОСТ 27394-87 «Микросхемы нитегральные заказные и полузаказные» были введены определения терминов, расширяющие поиятия кристалл микросхемы, а также микросхем общего назначения, заказных и полузаказных. В 1988 г. с учетом указанных изменений излан ГОСТ 17021-88.

# 1.2. Терминология в микроэлектронике

#### 1,2,1, Микросхемы, элементы, компоненты

Интегральная микроскема — микролектровное наделяе, выполняющее определенную функцию преобразования, обработик сигнала и (цип) накапливания информации и меющее высокую плотность унаковки эксетрически соединенных элементов (цип элементов и компонентов) и (цип) кристаллов, которое с точки зрения требоватсти как свящее палое. В поставке и эксептуатации рессиатривастсти как свящее палое.

етия мак единов целом до микроскемы — это часть натегральной микроскемы, реализующая урживань колот-лябо электрорациозленият за (например, размистора, днода, реалистора, колденскогора), которая на применя нераздельно от кристальна жил подложим и не может быть на применя предагать выположения не может быть на применя применя

зистор в полуприодиковии микросхемы — часть интегральной мик-Компонемт интегральной микросхемы — часть интегральной микросхемы, реализующая функции какого-либо электрорадиоэлемента, которая Может быть выделена как самостоятельное изделие с точки эрения требований к испытаниям, приемке, поставке и эксплуатации. Компонент является частью гибоманой микросхемы.

Цифровая интегральная микросхема— микросхема, предназначенная для преобразования и обработки сигналов, изменяющихся по закону дискоетиюй функции.

На закопу дискупном функции.

Аналоговая интерральная микросхема — микросхема, предназначенная для преобразовання и обработки сигналов, изменяющихся по закону непрерывной функции.

### 1.2.2. Элементы конструкции микросхем

При разработке технической документации или при составлении описатору при мироскей ГОСТ обязывает пользоваться общими терминами (корпус, подложка, плата, пластина, кристалл), а также некоторыми специальными, которыми определяются особенности витичениего столения микооскем.

ности внутреннего строевам макроссем.

Коряде — часть койструкции витегральной мекросхемы, предиззначения для защиты микросхемы от внешних воздействий и для 
соединения с внешиним электрическими пелями посредством выводов. Типы и размеры корпусов микросхем, а тажже расположение 
и число их выводов ставдаратизованы (с. ГОСТ 17467—79).

Подложка — заготовка из диалектрического материала, предназначения для наиссения на нее элементов гибридных и пленочных интегральных микросхем межалементных и (или) межкомпонентных соединений, а также контактных площадок.

Плата — часть подложки (или вся подложка) гибридной интегральной микросхемы, на поверхности которой наиссены пленочные элементы микросхемы, межэлементные и межкомпонентные соединения и контактные площадки. Подировойчиковая пластина— заготовка из подупроводинновъго материван, предванивененая для вътотовления подупроводиновъх ингеральных инкростем. При производстве микроском этим терынном называют не голько первонячальную заготовку, но і пластину со сформированными заементами подупроводниковых микроском. Учот термин колькучется в течение всего технологического процесса— от его начала до разделения группового изделия на отдельные констальнь.

Кристала — часть пластины, в объеме и на поверхности которой сформированы влементы полупроводниковой микросхемы, межэле-

ментные соединения и контактные плошалки.

Базовый кристаля— часть полупроводниковой пластины с определенным набором сформированных элементов, в том числе электрические соединенных и не соединенных между собой, предназначенный для пальнейшего проектнования микросхемы.

Основное отличие термина кристалл от термина базовый кристалл заключается в отсутствии в последием законченных межэлементных соединений, которые будут выполнены при дальнейшем про-

ектированин.

Базовый метричней дристала (БМК) — базовый кристала интерральной микроскемы с регулярным, в виде матрины, расположением не соедименных и (цип) соедименных между собой элементов, без межэлементных соединений. Тернины базовый кристаля и базовый метричный кристал, появылка, замучисльно поздыес, чем вышел Контактиях планиров. — метальных появилый участок и в плате Контактиях планиров. — метальных появилый участок и в плате

на также для конторля се электрическия праметоря н режимов, служащий для присоединения выводов компонентов и кристаллов, перемычек, а также для конторля се электрическия параметров и режимов.

Бескоридская интегральная инкроссема — кристала микроскам, предизавляенный для монтажа в гибударую интегральную микросхему или микрособорку. Этот термии в последнее время приобред
большое значение в сявля с тем, что такие микроссмов приобред
меняются при создании микрособорк и микробаюков. Если в обыменяются при создании микрособорк и микробаюков. Если в обывий, то бескорпусная микроссема такой собственной защиты (по
вид конструктых микроссема такой собственной защиты (по
вид с виешлим электрическим менямы систорпуская микроссимы
имеет собственные выводы, а ее полная защита обеспечивлегся корпуском устройства, в которое эта микроссемы установлены ус

пусом устройства, в которое эта микросхема установлена.

Вывод бескорпусной интегральной микросхемы — проводник, со-

Вывого бескорпусной интегральной микросхемы — проводник, сосывтенный электрические к хотильтикой волицалой кристалы и мехасывтенный образовать в примененный примененный примененный образоваться постоящей при сессоваться примененный закетрическими пенным имкросхемы при ес соединенные в выешинии закетрическими пенным. По выводам от бескорпусной микросхемы отводится значительным исть тепал. Выводы бескорпусной микросхемы могут обтать жесткими (царяковые, сталбиковые, балочиме) или гибкими (денестковые, провологиме). Жесткие выводы могут использоваться для исканические выводы бескорпусной микросхемы для месянического пределения жив выводы бескорпусной микросхемы для месянического предвеняются.

#### 1.2.3. Простые и сложные микросхемы

В настоящее время стандартизированы количественные н качественные меры определения сложности микроскем. Количественный фактор соответствует порядку числа элементов на кристалле микро-

схемы или в ее корпусе.

В ГОСТ 17021-88 термии степень интеграции интегральной микросхемы определен как показатель степени сложности микросхемы, характеризуемый числом содержащихся в ней элементов и компонеитов, причем степень интеграции микросхемы K=lg N, где K - коэффициент, показывающий степень нитеграции, значение которого округляется до ближайшего большего нелого числа: N — число элементов, в том числе солержащихся в составе компонентов, входящих в интегральную микросхему. В соответствии с этой формулой микросхема первой степени интеграции содержит до 10 элементов и компонентов, микросхема второй степени интеграции — от 11 до 100 элементов и компонентов. Соответственно микросхема, имеющая в своем составе от 101 до 1000 элементов и компонентов, называется микросхемой третьей степени нитеграции. Аналогично микросхемы, имеющие число злементов и компонентов от 1001 до 10000, - микросхемы четвертой степени интеграции а от 10 001 до 100 000 и от 100 001 до 1 000 000 — микросхемы пятой и шестой степеней интеграции и т. л.

Количественную меру сложности цифровых микросхем определяют имогда числом логических элементов (ЛЭ), или вентилей, из которых состоит интегральная микросхема. Под логическим элементом в этом случае понимают устройства, выполияющие операции бу-

левой (логической) алгебры в лвоичной системе.

Логческий элемент в зависимости от изаначения, типа долгии, технологии визополения минороским может состоять из различного числа элементов (как правило, от 5 до 15). При качественной оценке поизтий сложности мизороскем (малая, съредияя, большая, сверхбольшая) определения зависят от числа элементов и компонентов, технологии визоголовения и функционального маничения микроскем. Взаимное соответствие качественной оценки и числа элементов микроскем представленов в табо. 1.1. Нетрудно отменти, тот апажтовые ВИС пяссищены элементами во много раз меньше, чем цифровые (сообенно учинольяюные).

Микроскема, внеевіщая время задержи распространения сигнала. 2.5 кг/ля вля пінижнюю гранипу рабочего дікапазона тактовых частот не менее 300 МГц, назъзнается сверхскоростной виятегральной микроскемой (СССО). При построения РЭА в пра выборе се засментной базы большое вначение вмеет плотвость упаковки. Плотностью упаковки виятегральной викроскемы называется отношение числа компонентов и элементов микроскемы, в том числе содержащихся в составе компонентов, к объему микроскемы ба учета объема выводов.

## 1.2.4. Микросборки и микроблоки

Ряд терминов, связанных с применением микросхем, не включен в ГОСТ 17021—88. Однако они определены с целью однозначного их толкования.

Термии микросборка имел в литературе ряд синонимов, По ГОСТ

Сложность интегральной назначение микросхемы		Технология изготовления микросхемы	Число элементов и компонентов на кристалле или подложке	
Малая	Цифровая Аналоговая	Биполяриая, уни- поляриая Биполярная	1100	
Средняя	Цифровая В Аналоговая	Униполярная Биполярная Биполярная, унн- полярная	1011000 101500 31100	
Большая	Цифровая В Аналоговая	Униполярная Биполярная Биполярная, уян- полярная	100110 000 5012000 101300	
Сверхбольшая	Цифровая * Аналоговая	Униполярная Биполярная Биполярная, уни- полярная	Более 10 000 Более 2000 Более 300	

17021—75 микросборка — это микромектронное изделие, выполяяющее определенную функцию и остоящее из элементов, компонентов и микроскем (корпусных и бескорпусных), а также других электрорациознементов, накодящихся в различим сочетаниях. Это заделие разрабатывается и изготовляется комструкторами РЭА с целью ее минатизоризации. Государственный стандарт не определент микросборку как корпусное нля бескорпусное взделие, т. е. микросборка может иметь или не иметь обстаемных корпусное.

Микроблок — это микроэлектронное изделие, которое кроме микросборок может содержать интегральные микросхемы и компоненты.

Уровень минатторизации является количественной мерой совокульности технических решений, направлениях из эффективной епиользование объема, массы и потребляемой аппаратурой эмергии при обсепечения характеристик, определающих приголиость се применения заданному назлачению. Критериями уровия минатторизации РЭА авляются: соответствие современному техническому уровию микросовременному уровию миниаторизации; эффективность комплексной иниатириялия аппаратуры; техническая совместимость «других» изделий влектронной техники и электротехники с интегральными микроссмамия.

#### 1.3. Классификация микросхем

В зависимости от технологии наготовления интегральные микросхемы могут быть полупроводниковыми, пленочными или гибридными. В ГОСТ 17021—88 даются следующие определения этим трем разнови лиостям микросхем.

Полупроводниковая микросхема — микросхема, все элементы и межэлементные соединения которой выполнены в объеме и на по-

верхиости полупроводника.

Пленочная микроскема — микроскема, все элементы и межэлементные соединення которой выполнены только в виде пленок проводящих и диэлектрических материалов. Вариаитами пленочных являются тонкопленочные и толстопленочные микроскемы.

Различие между токкопленочными в толетопленочными микроскемами может быть количественным к вмественным. К токкопленочным условно относят микроскемы с толщиной пленок менее 1 мкм, а т голетоплениям — микроскемы с толщиной пленок менее 1 мкм, Качественные различия определяются технологией ваготовления пленок. Элементы токкопленогой микроскемы напосятся на подложку, как правыло, с помощью католного распыления и термовакуўчимог сем преимущественно методом шелкографии с последующим вжитаними

Гибридная микросхема — микросхема, содержащая кроме элементов простые и сложные компоненты (например, кристаллы микросхемы полупроводниковых микросхем). Одним из видов гибридной

микросхемы является многокристальная микросхема.

В зависимости от функционального назвачения интегральные микрослеми далатся на завлаченовые. Анадоловые микрокемы предиазначены для преобразования и обработих сигналов, изкемающихся по закону непрерываной функции. Частным случаем этих 
микрослем паляется микрослема с ливейной характеристикой, илипинейная микрослема. С помощью цифромах микрослем влагикотся и обрабатываются сигналы, изменяющиеся по закону дискретой функции. Частным случаем цифровых микрослем влагеся логическая микрослема, выполняющая операции с двоичным кодом, которые описмаются догической алгеброй.

Одновременно с поинтием БИС в ТОСТ 17021—88 присутствуют дая термина: вИС и базовых комплект БИС. Ро об-сответьство вызывно необходимостью совместной комплекской разработки и примения БИС, представляющих собой узыв и боког РЭА. Большие интегральные схемы, составляющие комплект, хотя и выполняют различые функция, но совместным по комструктивному исполнению и электрическим параметрам. Они позволяют использовать при по-смени микролаектронной аппаратуры обще «архитектурные» при-емы. Минимальный состав комплекта БИС, необходимый для решеням определенного круга аппаратурым сладя, называется базовым.

Как отклик на появление микропроцессориой техники в 1981 г. в ГОСТ 17021—88 были введены четыре термина. Микропроцессор определен как программно-управляемое устройство, осуществляющее процесс обработки цифровой информации и управления им. Это устройство изготовлено на основе одной лил нескольцик БИС.

Микропроцессорной названа микросхема, выполняющая функцию МП нлн его частн. Совокупность этнх н других мнкросхем, совместимых по архитектуре, конструктивному исполнению и электрическим параметрам, названа микропроцессорным комплектом (МПК). По аналогии с базовым комплектом БИС базовым МПК называется минимальный состав такого комплекта, необходимый для построения

основных узлов МП или контроллера.

В последнее время наряду с разработкой микросхем общего назначения широкое распространение подучало создание сложных микросхем, в разработке и организации производства которых принимает участие как предприяти-всажазник, так и предприяти-епслодиятсы. Распределение работ между этими предприятиями регламентирует ГОСТ 27304-1

Таким образом, в классификацию интегральных микросхем вводятся новые понятия. ГОСТ 27394—87 устанавливает определение

микросхем общего назначения, заказных и полузаказных,

Заказная интегральная микросхема — микросхема, разработанная па основе стандартных и (или) специально созданных элементов и узлов по функциональной схеме заказчика и предназначенная для определенной РЭА.

Полузаказная интегральная микросхема — микросхема, разработанияя на основе базовых (в том числе матричных) кристаллов

н предназначенная для определения РЭА.

К микросхемам определенного функционального назначения, предназначениям для различных видов РЭА, относят микросхемы общего изаначения,

#### 1.4. Система условных обозначений микросхем

Аналоговые и цифровые микрослемы разрабатываются и выпускаются предправтиями-наэтоловительни в виде серый. Каждая серыя сотличается степенью комплектности и содержит исеколько микрослем, которые, в свою очередь, подразделяются на типопоминалы. К серыя микрослем согласно ГОСТ 17021—88 отности совокупности отношению инпользовать отношению предправнений предправнаемы для совместного применения. Как правило, с течением времени согла персправнаемы для совместного применения. Как правило, с течением времени согла персправнаемы для совместного применения согласныемы согласныемы предправнения согласныемы предправнения согласныемы предправнения согласныемы предправнения согласныемы предправнения согласныемы предправнения предпра

Тип интегральной микросским — интегральная микросским конкрепкого функционального назвачения и опредсененного конструктивно-технологического и скемотекического решения, имеющая свое условное обозначение. Под тивовоминаюм интегральной микроссмы повимается микросском конкретного типа, отличающаяся от другит микросски того же типа одним или пессольками параметрами,

Группа типов микросхем — совокупность типов микросхем в предажа одной серии, имеющих аналогичные функциональное извачение и прищил действия, свойства которых описываются одинаковым

или близким составом электрических параметров. Все многообразие выпускаемых серий микросхем согласио при-

натой системе условных обозначений по конструктивно-технологическому исполнению делится на три группы: полузроводимномые, гибридные, прочие. К последней группе относит пленовные микросхемы, которые в настоящее время выпускаются в ограничению количестве, а также вакуумные и керамические. Указащим группам минросхем в системе условных обозначений привосмы следующие циры: 1,5 в системе условных обозначений привосмы следующее циры: 1,5—

	Обозначе-
Подгруппа и вид микросхем	ине
Формирователи:	
адресных токов (формирователи напряжения или то- ков)	AA
нмпульсов прямоугольной формы (ждущие мульти- вибраторы, блокниг-тенераторы и др.)	A₽
разрядных токов (формирователи напряжения или токов)	AP
прочие импульсов специальной формы	AΠ
Схемы задержки:	110
пассивные	БМ
прочне	БП
активные	БP
Схемы вычислительных средств:	
сопряження с магистралью	BA
синхронизации	BB
управления вводом/выводом (схемы интерфейса)	BB
контроллеры мнкроЭВМ	BF BE
спецнализированиые	ВЖ
времязадающие	ВИ
комбинированные	BK
мнкропроцессоры	BM
управления прерываннем	BH
прочие	ВП
функциональные расширители (в том числе расширители разрядности даиных)	BP
микропроцессориые секции	BC
управлення памятью	BT
микропрограммного управления	ВУ
функциональные преобразователя информации (арифметические, тригонометрические, логарифмиче- ские, быстрого преобразования Фурье и др.)	ВФ
микрокалькуляторы	BX
Генераторы:	
прямоугольных сигиалов (в том числе автоколеба- тельные мультивибраторы, блокииг-генераторы и др.)	ΓP
линейно изменяющихся сигналов	ГЛ
шума	ΓM
прочие	LII
гармоинческих снгиалов	ΓΦ
снгиалов спецнальной формы	ıΨ
Детекторы:	ДА
амплитудные	ДЙ
импульсные прочне	ДП
частотные	ДG
фазовые	ДФ

Подгруппа и вид микросхем	Обозначе ине
Схемы источников вторичного электропитания:	PD.
выпрямители	EB EK
стабилизаторы напряжения	EK
импульсные	EM
преобразователн стабилнааторы напряження непрерывные	EH
прочне	EΠ
схемы источников вторичного электропитания	EC ·
стабилизаторы тока	ET
управления импульсными стабилизаторами напря-	EY
жения	
Схемы цифровых устройств:	
арнфметнческо-логнческие	ИА
шифраторы	ИВ
дешнфраторы	ИД
счетчнки	ИЕ ИК
комбинированные	ИЛ
полусумматоры	ИМ
сумматоры	ИП
прочие регистры	ИР
Коммутаторы и ключи:	211
иапряження	KH
получие	КП
тока	KT
Логические элементы:	
И—НЕ	ЛА
и—не/или—не	ЛБ
расширителн	лд
или-не	ЛЕ
И	ЛИ
И—ИЛИ—НЕ/И—ИЛИ	лк лл
или	ЛМ
ИЛИ—НЕ/ИЛИ НЕ	ЛН
	ЛП
прочие И—ИЛИ—НЕ	ЛР
и—или—пе	ЛC
Модуляторы:	
амплитудиые	MA
импульсные	MH
прочне	МП
частотные	MC
фазовые	МФ
Набор элементов:	
днодов	НД
конденсаторов	HE
комбинированные	HK
прочне	ΗП

***************************************	
Подгруппа в вид микросхем	Обозначе-
резисторов	НР
траизисторов	HT
функциональные (в том числе матрицы резисторов типа R=2R)	НΦ
Преобразователи:	ПА
цифро-аналоговые	ПВ
аналого-цифровые длительности	ПД
умножители частоты аналоговые	ΠĒ
делители частоты аналоговые	ПК
синтезаторы частоты	ПЛ
мощности	ПМ
напряження (тока)	ПН
прочне	пп
код-код	ПР
частоты (в том числе перемножители аналоговых сигналов)	LIC
уровия (согласователи)	ПД
делители частоты цифровые Схемы запоминающих устройств:	
ассоциативные	PA
матрицы постоянных ЗУ	PB
ПЗУ (масочные)	PE
матрицы оперативных ЗУ	PM
прочне ПЗУ с возможностью многократного программнро- вания	PΠ PP
ПЗУ с возможностью однократного программиро- вания	PT
O3V	PV
ПЗУ с ультрафнолетовым стиранием и электрической	РФ
записью информации	
ЗУ на цилнидрических магнитных доменах (ЦМД) Схемы сравнения:	РЦ
амплитудиые (уровня сигиалов)	CK
по напряжению (компараторы)	CA
по временн	CB
прочие	СП
частотные	CG
Триггеры:	TB
типа ЈК (уннверсальные)	ТД
динамические комбинированные (типа DT, RST и др.)	TK
Шмитта	ŤĤ
типа D (с задержкой)	TM
прочне	TΠ
типа RS (с раздельным запуском) типа T (счетные)	TP TT

Подгруппа и вид микросхем	Обознач
Усилители:	
высокой частоты!	VВ
операционные	УД
повторители	УE
импульсных сигналов <sup>‡</sup>	УИ
широкополосные (в том числе видеоусилители)	УK
считывания и воспроизведения	УЛ
индикации	УM
инзкой частоты!	УH
прочне	УП
промежуточной частоты1	УP
дифференциальные1	УC
постоянного тока!	УT
Фильтры:	
верхних частот .	ΦВ
полосовые	ΦЕ
нижних частот	ФН
прочие	ФΠ
режекторные	ΦР
Многофункциональные схемы:	
аналоговые	XA
комбинированные	XK
цифровые	хл -
инфровые матрицы <sup>2</sup>	XM
вналоговые матрицы	XH
комбинированные (аналоговые и цифровые)	XT
матрицы	
прочне	ΧП
Фоточувствительные схемы с зарядовой связью:	
линейные	ШЛ
матричные	IIM
прочне	Шп

1 Усилители напряжения или мощности (в том числе малошумящие). <sup>2</sup> В том числе программируемые матрицы.


7 — полупроводниковые (обозначение 7 присвоено бескорпусным); 2. 4. 8 - гибридные: 3 - прочне микросхемы.

По характеру выполняемых функций в РЭА микросхемы подразделяются на полгруппы (генераторы, модуляторы, триггеры, усилители и др.) и виды (преобразователи частоты, фазы, длительности, напряжения и др.). Классификация микросхем по функциональному назначению приведена в табл. 1.2. Здесь буквенные обозначения рас-

ставлены по алфавиту.

По принятой системе обозначение микросхемы должно состоять из четырех элементов. Первый элемент - цифра, соответствующая конструктивно-технологической группе. Второй элемент — две-три инфры, присвоенные данной серин как порядковый номер разработки. Таким образом, первые два элемента составляют три-четыре пифры, определяющие полный номер серии микросхемы. Третий элемент — две буквы, соответствующие подгруппе в виду (см. табл. 1.2). Четвертый элемент — порядковый номер разработки микроскемы в давной серип, в которой может быть несколько одинаковых по функциональному признаку микроссем. Он может состоять как на одной цифры, так и на нескольких.

Приведем пример условного обозначения полупроводниковой микросхемы — схемы синхроннзации МПК с порядковым номером серие 800 и номером разработки микросхемы в данной серин по функциональному поначаку 1



Полное обозначение микросхемы 1800ВБ1.
Пример условного обозначения полупроводниковой микросхемы;

ЛЭ И—НЕ с порядковым номером сернн 33 и номером разработки микроскемы; по учения для помером разработки микроскемы в данной сернн по функциональному признаку 1. Полное обозначение микроскемы 133ЛА1.



В последнее время при четырехавачном номере серии первую шфору порядковог номера серии (наи вторую цифру помора серии) устанавливают в зависимости от функционального назначения микроскем, входящих в серию Так, цифра 0 определяет, что данная серии микроскем предлазначена для комплектации бытовой РЭА, цифра 1 присванавается микроскемы макалотовым, цифра 4—микроцифра (присванавается микроскемы макалотовым, цифра 4—микропри микроскем памяти, как оперативной, так и постоянной, цифра В—сериям МІС.

Иногда в конце условного обозначения добавляется буква, определионая технологический разброс электрических параметров данного типономилала. Конкретиме значения электрических параметров и отличяя типономинала друг от друга приводятся в технической документации (напримев. параметры микроскемы 133ЛАІА отличают-

ся от параметров микросхемы 133ЛА1Б).

Для микросхем, используемых в устройствах широкого применения, в изчале обозначения ставится буква К: К133/ГА1. Микросхемы с шагом выводов корпуса 2,54 нлн 1,27 мм, предназиачение для экспорта, имеют в условиом обозначении переп буквой К букву 3

(например. ЭК561ЛС2).

Микросхемам, различающимся только конструктивным исполнем, присвящают, как правядо, единое цифоровое обозначение сервии. Для карактеристики материала и типв корпуса перед цифровым образичением серви могут быть, лобавлены следующие будын: Р—пластивссовый подпрус типа ДИП; А—пластивссовый планарный корпус типа ДИП; В—метальо-полимерный корпус; Н—керамический сбезаньяюдляй» корпус; Н—керамический сбезаньяюдляй корпус; Н—керамический корпус (править по править править по править по править по править править по править править по править прави

В условных обозначениях микроскем, выпускаемых в бескорпусном Варианте, перед Помером серии добавляют букау В. Таким образом, бескорпусных виавости объячой серии 155 обозначаются 155. Для бескорпусных напрасская в сотав условного обозначения модификацию конструктивного исполнения: с гибими выводами, в селиточными (плужковами) выводами, в том числе на выподами 17 на предуставления с том числе на полимильной пленке 2; с жесткиму выводами 8; на общей пластине (нераздлежные) 4; раздлежныме на пленку) 5; с котитытымых площыдами без выводом (предуставу серия К155, Она содержит боле 100 типопоминалов.

#### 1.5. Типовые корпуса микросхем

Корпус витегральной микроскемы предвазначен для защиты се от внешики зоделетний но обсетвения нормальной работы в течение всего срока службы микросхемы. Для выполнения своего функциюльного назвачения корпус не со конструкция должны ответать определениям требованиям: обсетениять необолодимую электрическую слязь вежду заменятами слязы в завлодами, гарантировать электриския между заменятами слязы в завлодами, гарантировать электриская между заменятами слязы в завлюдами, гарантировать электриская между заменяться пределения с расвозможности ванболее внертики по отношению к замическим агрессавным составляющим окружающей спеды (кислюроду, валес, солям); в некоторых случаях должны учитываться возможные электрохимические процессы, такие как коррозия в присутствии электролигов; иметь удобную для печатного монтажа конструкцию по га-

баритам и расположению выволов.


очиталь и распломожению заводожение корпуса — защищать кристалл Микроскемы от влияниям света (и по возможности другого завешиего излучения), а также поглощать собственное излучение элементов схемы и служить краном от внешних магинтных полей (или создавать путь для замыкания магинтного потока).

Конструкция корпуса должна обеспечивать теплонзоляцию кристалла микросхемы, ниея достаточную прочность, предохраняющую элементы микросхемы от различных повреждений во время монтажа и эксплуатации. Оыть технологичной в изготовлении и применении

Наибольшее распространение получили четыре вида конструкнявно-технологического исполнения кориросы микроскам. Метадлостеклянный корпус вымет метадлическую крышку и стеклянное и метадлической основание с възлишей и креплением выводов стеклику кринки врисоединется к основанно сваркой пли пайкой. Медерамическим основанием, кършка соедищестя с основанием сваркерамическим основанием, кършка соедищестя с основанием свар-

# Таблица 1.3

Корпус		Расположение выводов (выводных площадок) относительно			
Тиπ	Подтип	плоскости основания			
	11	Перпендикулярное, в один ряд			
1	12	Перпендикулярное, в два ряда			
•	13	Перпендикулярное, в три ряда и более			
	14	Перпендикулярное, по контуру прямоугольника			
	21	Перпендикулярное, в два ряда			
2	22	Перпендикулярное, в четыре ряда в шахматном по- рядке			
3	31	Перпендикулярное, по одной окружности			
3	32	Перпендикулярное, по одной окружности			
4	41	Параллельное, по двум противоположным сторонам			
4 .	42 Параллельное, по четырем сторонам				
5	51	Перпендикулярное, для боковых выводных площа- док; в плоскости основания для нижних выводных площадок			



Рнс. 1.1. Тнпы корпусов

кой или пайкой. Стеклокерамический корпус снабжен керамическими крышкой и основанием, крышка соединяется с основанием стеклом. Пластмассовый корпус (нанболее дешевый) характерен пластмассовым телом, полученным опрессовкой кристалла и рамки выводов.

С увеличением функциональной сложности микросхем увеличивается сложность их миноговыводных корпусов. Иногда стоимость корпуса превышает стоимость изготовления полупроводникового

кристалла (или подложин с пленочными элементами).

кристалла цили подложие с глесочными элементами).

Большую родь в повышение надежносты микроскем и микроэлектронной аппаратуры играет стандартизация конструкций корпусов. В настоящее время в СССР действует ГОСТ 1746—79 «Микроскемы интегральные. Основные размеры», устанавливающий требования к фоммам и разменам коопусов и микроскем.

В соответствии с этим стандартом корпуса могут быть пяти типов (табл. 1.3). На рис. 1.1, а скематично показана конструкция прямоугольного корпуса с выводами, перпейдикулярными плоскосты основания и расположенными в пределах проекции тела корпуса на плоскость основания (корпус первого типа).

Корпус второго типа (типа ДИП) с прямоугольными выводами, перпендикулярными плоскости основания корпуса и выходящими за пределы проекции тела корпуса на плоскость основания, изобра-

Условное	Габаритные	Размеры	O MCM.	гермети-	Нал металл	ичне ичне
обозначение	размеры корпуса,	монтажной	SE N	44	6	6 1
корпуса по ГОСТ	мм (номинальное вначение)	площадки, мм	стояни рядами одов.		141	30 00
17467-79	ona venne)	_	Расстояние ду рядами выводов, м	Метод зации	на мон- гажной площед	на плоско сти осно- вания
	i		Pag San	Me	133	E L
	Me	таллостеклянны	se.			
1203.15-1	19.5×14.5×5.0	14×6.2	10	Сварка	- 1	-
1203.15-2 1203.15-3	19,5×14,5×4,0 19,5×14,5×3,2	14×6.2 14×5.2	10 10	1		
153.15-2	22×19.5×5	15.7×16.8	17.5	>	=	_
155.15-2 157.29-1	29,5×19,5×5	15,8×23,2	25 28,5	3	-	-
301.8-2	39×29×5 Ø9.5	34×20 ⊘3,0	20,0	,	7	=
	4,6×13,5 Ø9,5			-		
302.8-1	5,5×13,5	Ø3,0	-	,	+	-
301.14-3*		C/8	-	,	+	_
401.12-1	10×6.5×2.3	Ø8 4,9×2	Ξ	Пайка		-
401.14-4* 401.14-5	10×6,5×2,3 10×6,7×1,97	4.9×2 4.9×2	=	CBapka	#	= =
		аллокераническ		obupitu.	-1- 1	-1-
201.8-1	19,2×7,3×5,0	5×3		Сварка	+ 1	+
201.14-10	19,2×7,3×5,0	5×3	7,5	>	+ 1	<u> </u>
201 A . 16-1 201 . 16-8	19×9,7×4,63 19,0×7,3×5,0	5×5 5×3	10 7,5	,	İ	=
201.16-13	19×7.2×5.15	4,4×2,2	7.5	>	I	=
201.16-17	19.2×7.3×5.0	7×3,5	7.5	*	+	-
238.18-1 2104.18-1	21.85×7,3×5,0 21.92×7,3×5,0	5,5×3,7 7×3,5	7.5	;	++++++	+
2104.18-2	21,92×7,3×5,0 24,1×7,3×5,0 27,9×9,8×5,0 27,5×9,8×4,7	7×3.5	7,5 7,5	>	- 1	-
2140.20-4 210A.22-1	24,1×7,3×5,0	5,5×3,8 5×4	7,5	3	±	_
2108.22-1	27,5×9,8×4.7	8×5	10,0 10,0		ΙŦΙ	=
210B.24-1 2120.24-1	29,5×14,7×4,63	7,5×7,5	15.0	>	+	-
2120.24-1	29,1×14,7×4,55 35×14,76×4,4	4,5×4,5 5×5	15,0 15,0	,	I	=
2121.28-2 2121.28-3	35×14,76×4,4	5×5 -	15	>	÷ 1	-
2121.28-6 212.32-1	35.0×14,7×5,0 39,5×12,14×5,0	7,5×7,5 6×5	15	,	土	=
212.32-4	39.5×12.14×5.0	6×5	12,5	. >	<u> </u>	_
2123.40-6	49,7×14,7×4,6	7.5×7.5	12,5 15	3	1++++++1++1++++	-
2125.48-1 2207.48-1	59,1×14,7×4,6 30,1×12,8×3,2	7,5×7,5 7,0×5.5	15 15	,	I	=
244.48.11	30,78×16,26×3	Ø8	20	>	+	-
2136.64-1	87×19.7×7.2	7,5×7.5	25 22,5	,	+	+
4112.16-1	12×9.4×2.6	5,5×4,5	-10	>		-
4112.16-2 4112.15-3	12×9,4×2,6 12×9,4×2,5	5,5×4,5 5,5×4,5	-	,	I I	
4112.15-13.01	12 × 9.5 × 2 95	3×3	=	>	+++++++++++++++++++++++++++++++++++++++	+
4112.18-15.01 402.16-21	12×9,5×3,12 11,5×9,3×2,5	3×3	-	>	+	+
402.15-23	11.5×9.3×2.5	5,1×3,1 5,1×3,1	=	,	#	
402.16-25	11.5×9.3×2.5	5.1×3.1	- 1	>	+	+
402.16-32 402.16-33	11,5×9,3×2,5 11,5×9,3×2,5	4×3.2 4×3.2	-	-	+	Ξ
427.18-1 427.18-2	12.5×12×3.21	7.2×5.2	=	> .	+	=
427.18-2 4153.20-1.01	12,5×12×3,21 13×12×2,99	7.2×5.2	-	>	÷ 1	-
4153,20-1,02	13×12×2,99 13×12×2,99	7×5 7×5	= 1	,	. =	=
4153.20-2.01	13×12×3,03	6×4,6		>	+	+11+++11+11111+1
4153.20-2.02	13×12×3,03	6×4,6	-	>	- 1	-
					_	

				родолж	ение то	ЮЛ. 1.4
Условное обозначение	Габаритные	Размеры	вы-	гермети-	Нал металл	изации Вчиз
корпуса по	размеры корпуса,	монтажной	Расстояние ду рядами водов, мм	9	9	
корпуса по ГОСТ	мм (номинальное)	площадки,	SET.	. i	на мон- гажной площадке	на плос- кости ос- нования
17467-79	ond renacy		5 6 6	Метод	на мон- гажной площар	на плос кости ос нования
			Расстояние ду рядами водов, мм	Метод зация	25.5	K KO
4153.20-3.01 4117.22-1 4117.22-2 4117.22-4.01 4117.22-4.02 4118.24-1 4118.24-2 4118.24-3	13×12×3,21 15×12×3,21 15×12×3,21	7,9×5,2 7,2×6,2 7,2×6,2 5×4 6×4	=	Сварка	‡	=
4117.22-2	15×12×3,21	7,2×6,2	=	>		_
4117.22-4.01	14,5×12×3,21 14,5×12×3,21	5×4	-		+	+
4118.24-1	15.4×12×3.2		=	,	+	. I 🖰
4118.24-2	16,4×12×3,2	6×5	-	3	- 1	-
4118.24-2 4118.24-3 4131.24-1 4131.24-2 4131.24-3 4119.28-1	15,4×12×32 15,75×19,6×2,97	5×5	_ :	,	1 1	_
4131.24-2	15.75×19.5×2.97	10,7×8,3 10,7×8,3 7,5×7,5	- 1	5	+	_
4131.24-3	16.75×18.0×3 20	7,5×7,5 5×6	- 1	,	+	+
4119.28-2	18,25×12,75×3,03 18,25×12,75×3,03	6×5	=	3	<u> </u>	-
4119.28-3.01	18.25×12.75×3.26	6.8×6.8	-	>	+	+
4119.28-3.02 4119.28-8		6,8×6,8 10×7.5	- 1	2	1 1	+
4119.28-8	18.3×12,7×3,46	10×751	=	3	<u> </u>	=
4122.40-1	18,3×12,7×3,46 18,3×12,7×3,46 25,75×12,76×3,03	8×5	- 1	2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	+	-
4122.40-2 4122.40-3.01	20.75×12.75×3,03	6×5 8.8×6.8	=	?	Ŧ	_
4122,40-3,02			- 1	5	÷	-
429.42-1 429.42-3		6,2×6,2	-	>	± 1	_
429.42-6	26,62×16,74×3,13 26,62×16,74×3,17	0,2×0,2 7,2×7	=	2	+	=
429.42-6		7,2×7	- 1	>	÷ 1	-
4138.42-1 4138.42-2	26,5×19,5×2,97 26,5×19,5×2,97	6,8×6,8 6,2×6,2 6,2×6,2 7,2×7 7,2×7 10,7×8,3 10,7×8,3		3	+	=
4138.42-3	26,62×16,74×3,13	6,2×6,2	-	,	+	-
4138.42-4 4138.42-5	26,62×16,74×3,13 26,62×16,74×3,13 26,5×19,5×3,1 26,5×10,6×3,1	6,2×6,2	-	>	- I	
4138.42-10	26,5×10,6×3,1	11 × 10	= 1	2	<u> </u>	<u> </u>
4123.48-1.01	30,1×12,6×3,2	7,6×7,5	- 1	>	+	-
4134.48-2 4135.54-1	30,1×16,2×3,2	7,5X7	=	>	II	7
4135.64-2	36.2×15.6×3.3	7×7	-	3	÷ 1	<u> </u>
4135.64-1 4135.64-2	40,2×19,7×3,2	7.6×7.6	-	>	+	-
4139.64-1	40,6×23×2.31	1,5×1,0 12.6×7.5	= 1		+	+
H02.8-1B	6,5×6,5×2,9	2,6×2,3	-	;	+ 1	_
H02.8-2B H02.14-1B	6,5×6,5×2,9	2,5×2,3	= 1	>	+	=
H02.14-2B	6,5×6,5×2,9	2,5×2,3	-		+	-
H02.14-3B H02.18-1B	6.5×6.6×2,9	0,7×0,7**	= 1	2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	+	=
H02.16-2B	6,6×6,6×2,9	2,5×2,3	= !	>	Ŧ.	_
H04.16-1B	7 8×7,4×2,9	3,9×3,7	-	,	÷	
H04.16-2B H04.16-3B	7,8×7,4×2,9	3,9×3,7	_	>	<b>±</b>	=
H06.24-1B	26,5×10,6×3,1 30,1×12,6×3,2 30,1×16,2×3,2 30,1×16,2×3,2 30,2×16,6×3,3 36,2×16,6×3,3 36,2×16,6×3,2 41,6×3,2×3,3 41,6×3,2×3,3 41,6×3,2×3,2 41,6×3,2 4	5,3×3,7		2	-	111++111101++1++1111011111111+111+1111+111111
H06.24-2B H08.24-1B	9,2×7,6×2,9	6,3×3,7	-	,	+	=
H08.24-2B		6.7×6.7	= 1	>	+	=
	9,4×9,4×2,9 9,4×9,4×2,9 9,4×9,4×2,9 12,5×12,5×2,9 12,6×12,6×2,9	6,3×5,3	-	*	÷	-
H09.18-2B H09.28-1B	9,4×9,4×2,9	5,3×5,3	=	,	±	-
H14.42-1B	12,5×12,5×2,9	6,7×6.7	-	>	-	-
H14.42-2B H16.42-2B	12,6×12,6×2,9	6,7×6,7	-	3	+	=
H15.42-3B	12,5×12,6×2,9 12,6×12,6×2,9	6.2×6.2 6.2×6.2 11×10	=	3	+++++ + + + + + + + + + + + + + + + +	-
20						

Условное	Габаритные	Размеры	e Mext-	гермети-	Нал металл	нчие Лавции
обозначение корпуса по ГОСТ 17467—79	размеры корпуса, мм (номннальное значение)	монтажной площадки. мм	Расстояние ду рядами выводов, ми	Метод герь зация	на мон- тажной площадке	на плоско- сти осно- вания
H15.48-1B H15.48-2B H18.64-1B H18.64-2B H23.15-1B	14,2×14.2×2,9 14,2×14.2×2,9 18,3×18,3×2,9 18,3×18,3×2,9 12,3×8,3×2,9	8,5×8,6 8,5×8,6 8,5×8,5 8,6×8,5 8,0×3,8	11111	Сварка	+++++++++++++++++++++++++++++++++++++++	=
	Cre	клокерамическ	ue			-4.
2102.14-2	19,5×6,7×5,6	3,0×2,0	7,5	Пайка		
2102.14-3 201.14-8 201.14-9 2103.15-3 2103.16-4 2103.15-14 201.15-5	19,5×6,7×5,6 19,5×6,5×5,5 19,5×6,5×5,5 19,5×6,7×5,5 19,5×6,7×5,5 19,5×5,7×5,88 19,6×6,5×6,6	3,0×2,0 3,6×2,5 3,5×2,5 3,0×2,0 3,0×2,0 7,5×3,1 3,6×2,5	7.5 7.5 7.5 7.6 7.6 7.5 7.5 7.5	Стеклом		1111111
201.15-5 2104.18-8 2107.18-6,01 2107.18-5,02 239.24-4 2120.24-12.02 2120.24-14 2120.24-21	19,6×5,6×5,5 21,9×5,88 21,9×5,3 21,9×5,3 30,7×5,5 31×5,25 30,7×5,8 30,6×6,0	3,6×2,5 8,2×3,8 3,8×2,8 3,8×2,8 6,0×5,0 7,6×5,5 6,9×4,5 7,5×6,5	7,5 7,5 ————————————————————————————————	>	++++++	
2121.28-14 2121.28-16 2207.48-3 4105.14-1 4105.14-2 4105.15-3 4105.16-4	36,5×6,8 36,6×5,25 30,7×5,5 9,8×5,5×2,2 9,8×6,5×2,2 9,8×6,5×2,2 9,8×6,5×2,2 9,8×9,8×2,5	5,9×4,9 7,5×5,5 7,5×3,1 2,9×1,9 3,2×2,2 2,9×1,9 2,9×1,9 4,1×4,1	15,0 16,0 15,0	> > > > >	+++-+-++	
4108.16-1 4108.15-2 4112.16-17 4112.16-39 4112.16-19.01 4116.18-2 4115.18-3 4116.18-6	9.8×6,6×2,5 9.8×5,5×2,5 9.8×9,8×2,5 9.8×9,8×2,5 9.8×9,8×2,5 9.8×9,8×2,5 9.8×9,8×2,5 9,8×9,8×2,5	3,2×2,2 3,2×2,2 4,1×4,1 4,8×4,8 4,8×4,8 4,1×4,1 4,1×4,1 4,1×4,7		2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	1+1+1+1	=
4115.18-6.01 4115.18-7 4153.20-4 4114.24-1 4114.24-2 4114.24-3 4204.24-2 4204.24-2	9,8×9,8×2,5 9,8×9,8×3,0 12,5×12,0×3,0 14,8×9,8×3,0 15×9,8×3,0 15×9,8×3,0 9,8×9,8×2,5 9,8×9,8×2,5	4,7×4,7 5,0×5,0 5,6×5,6 4,1×4,1 4,1×4,1 4,1×4,1 6,2×5,2 6,2×5,2	111111111	2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	+ + + + + + +	+


<sup>\*</sup> К применению в новых разработках не разрешены. \*\* В данном корпусе размещены четыре монтажные площадки  $0.7\times0.7$ .

Корпуса пятого типа — прямоугольные плоские «безвыводные» (за рубежом подобные корпуса называют «кристаллоносителями). Электрическое соединение микросхемы, размещенной в таком корпусе, осуществляется с помощью метализированных контактных

площадок по периметру корпуса (рис. 1.1, д).

Посударственным стайдартом 17467—78 каждому типоразмеру микросхем в соответствующих корулску реглаюваемы колиренные мыникальные и максимальные размеры и пормы. Систему условных обознателей корулску стактуры в тетрых заменето, поряделяет ГОСТ 17467—79. Первый элемент — это две цвёры, первая из котрых определяет тяв корулсу ав его подтям (расположение вымолоя относительно дляскости основания, ок. табл. 1.3), Второй элемент — заменет — цверьовой индекс, спарсавляющий действительное число вымолов корпуса, Четвертый элемент — порядковый регистрационный номер.

Приведем пример условного обозначения корпуса четвертого типа с 14 выводами, расположенными по двум противоположивым сторонам корпуса второго типоразмера с регистрационным номером 3,



Характернстики металлостеклянных, металлокерамических и стеклокерамических корпусов для микросхем приведены в табл. 1.4.

#### Глава 2.

# Цифровые интегральные микросхемы

#### 2.1. Назначение и применение

Цнфровые микросхемы представляют собой электронные устройства, позволяющие строить практически все узлы и блоки ЭВМ, в которых обрабатываемая информация представлена в виде дво-

ичных чисел. Переменные величниы и функции от них, которые могут принимать только ява значения 0 и 1, называются соответственно логическими переменными и логическими функциями. Свойства логических функций изучает алгебра логика, а устройства, реализуюшне логические функции, называются логическими или пифровыми. В основе инфровых микросхем, выпускаемых многомиллионными сериями, находятся простейшие комбинационные пифровые элементы: потенциальные импульсные импульсно-потенциальные. Наиболее широкое распространение получили потенциальные логические элементы (ЛЭ). Для них характерно наличие связи по постоянному току межлу входами и выходами схем Схемотехническая реализация потенциальных пифровых микросхем осуществляется на основе ряля типовит базовит ЛЭ

Рассмотрим догические функции реализуемые с помощью ЛЭ. включенных в состав серий пифровых микросхем и получивших наиболее широкое применение для построения узлов ЭВМ и устройств

дискретной автоматики [1].


#### 2.2. Логические функции, реализуемые с помощью пифровых микросхем

Простейшей догической функцией является функция НЕ (догическое отрицание или инверсия), которая записывается как Y(X) = — X. В электронных схемах отрипание реализуется с помощью ключевого элемента НЕ, построенного на усилительном приборе, Сигналы на выходе ключа инвертируются в зависимости от значений входных сигналов. По вилу реализуемой догической функции базовые ЛЭ могут быть разделены на простейшие элементы одноступенчатой (И. ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ) и двухступенчатой (И-ИЛИ, И-ИЛИ-НЕ) логики. Следует отметить, что все потенциальные цифровые элементы могут работать в двух логических режимах. Если за «1» принят высокий уровень сигнала, имеет место «положитель-ная логика» работы элемента ИЛИ—НЕ. Если за «1» принят визкий уровень сигнала, получаем «отрицательную логику» работы элемента И-НЕ [1]. Как правило, паспортное обозначение ЛЭ соответствует функции, реализуемой для «положительной логики». Существуют цифровые ключи с тремя выходными состояниями (тристабильные). Выходной каскал такой схемы переволится в третье состояние «Разомкнуто», если по специальному входу управления подана команда [2].

На основе пифровых элементов одно- и двухступенчатой логики могут быть построены сложные функциональные узлы: комбинаторные схемы (например, сумматоры, мультиплексоры) и схемы с памятью (тригеры счетчики, регистры). Все современные серии инфровых микросхем, как правило, включают различиме типы тригеров, представляющих устройство с двумя устойчивыми состояниями, солержащее запоминающий бистабильный элемент (собственно триггер) и схему управления [3]. Наиболее широкое распространение получили триггеры типов R S, D и JK [1].

Триггер RS-типа имеет два информационных входа R и S. При S=1 (елинчный вход) и R=0 (нулевой вход) на выходах триггера появляются снгиалы; на прямом выходе Q=1, на ниверсном  $\overline{Q}=0$ . При S=0 и R=1 выходные сигналы триггера принимают противоно-

		,
Элемент (схема)	Выполняемая функцая	Номер рисунка
НЕ (инвертор)	Y=X	1
И (конъюнктор)	Y=X1X2	2
И-НЕ (штрих Шеффера)	Y=X1X2	3
ИЛИ (дизъюнктор)	Y=X1+X2	4
ИЛИ-НЕ (стрелка Пирса)	Y=X1+X2	5
И-ИЛИ (схема на основе элементов И-НЕ)	Y=X1X2+X3X4	6
И-ИЛИ-НЕ (схема на основе элементов И-НЕ)	Y.=X1X2+X3X4	7
и-или-не	Y=X1X2+X3X4	8
Асинхронный триггер (входы в груп- пах R и S связаны по логике И)	-	9
JK-триггер, построенный по принципу двухступенчатого запоминания информации (входы в J- и K-группах связаны по логике И)	_	10
D-триггер с управляющим входом и входами R (установка «0») и S (установка «1»)	-	11
Puc. 1 Puc. 2 Puc. 3	<u>X1</u> 1 Y <u>X2</u> 1 Y	Y1 1 Y Y2 Puc. 5
X1 & X1 & X2 & X3 & X3 & X4 & X4 & X4 & X4 & X4 & X4	<u>''</u> -	



ложные состояния  $(Q=0, \overline{Q}=1)$ . Этот тритер не имеет тактового входа. При одвовременном поступлении сигнала «1» на входы к с выходиные сигналы тритера не определены, поэтому в устройствах на основе RS-тритера необходимо исключать режим, при котором оба сигнала R и S равым единице. Гритер RS непользуется как

устройство памяти в других типах триггеров.

Среди тритеров D-ния наибольше распространение получили тактируемые гритеры, которые вмеют информационный вход D и вход синхромнаемие С (тактовый), Различают два вида D-гритеров: тритер-адшельу и тритер, синхромнауремый фронтом. В первом ниформации бломкруется при высоком уровые сигнала даже втом случае, если сигнал на информациом входе D изменяется. После перехода сигнала с высокого уровия на изкий выходиое сотояние тритера повторяет уровень информационного сигнала D. В D-гритере второго вида информация фиксируется в тот момент, когда тактовый сигнал меняет изкий уровень на высокий [2].

Тригтер JK-тнпа имеет два ниформационных входа J и K и тактовый вход снягронизации. В отличие от тригтера RS-тнпа, при условни J=1, K=1, он осуществляет инверсию предыдущего состояния

(т. е, переключается в новое состояние при одновременном поступлении J=1, K=1).

Кроме функциональной классификации тритгеры могут различаться по способу записи ниформации (1). Оми могут быть асимкронные, когда запись виформации осуществляется непосредствению с поступление информационого сигнала, и тактируемые когда запись информации производится только при подаче разрешающего тактиружщего имулька (поступающего на специальный тактовый вход). Срабатывание тритгера может просходить одновременно с поступлением тактирующего сигнала или после комичания его дей-

Условные обозначения (функциональные схемы) ЛЭ и триггеров, входящих в состав серяй, получивших наиболее широкое распространение, и примеры реализации с помощью ЛЭ различных

функций приведены в табл. 2.1,

#### 2.3. Классификация и основные электрические параметры цифровых микросхем

Развитие микроэлектроники способствовало появлению малогабаритных, высокомадежных и экономиченка вычасинтельных устройств на основе цифровых микросскем. Требование увеличения быстродействия и уменьшения мощности потребления вычасинтельных средств привело к созданию серяй цифровых микроскем. Серия предпоставляет собя комплект микросске, мисюцик единок конструктивно-технологическое исполнение. За 30 лет развития цифровых микросске базовые эквктронные ключи развивансторых (РТЛ), резироскем базовые эквктронные ключи развивательность (РТЛ), резитивно-микоситы гранисторыя логика (РТЛ), диодко-транизисторния логика (ДТЛ), транисторые записогория логика (РТЛ), резиния потива (ДТЛ), транисторые записогория логика (РТЛ), и применения стану правительность и предоставля поника применения правительность и предоставляющих при и предоставляющих правительность предоставляющих при и предоставляющих правительность предоставляющих при и предоставляющих пре

Наряду с биполяриами скемами шпрокое распространение полуили цифовам вивроскеми на МОП-структурах (на транявсторах р- и п-типов с обогащенным квиалом, КМОП-стемы на дополняющих развиясторах), Серин РТІ, РЕТІ я ДТІ дтоя и продолжают выпускаться промишьенностью, но используются только для комплектации сериймО РОА и не применяются вовых разработиках. Наиболее шпрокое распространение в современной аппаратуре получилы серия микростем ТТІ, ТТІПІ, ЭСЛ в селем на МОП-структурах, серия микростем ТТІ, ТТІПІ, ЭСЛ в селем на МОП-структурах, эмектруческими параметрами, у обладают большим функциональным развиобразием. Так, в остав серия К155 входит 103 микроскемы, развиобразием. Так, в остав серия К155 входит 103 микроскемы, развиобразием. Так, в остав серия К155 входит 103 микроскемы,

Таблица 2.2

Серня	Число микросхем в серин <sup>4</sup>	Назначение
133 KM133 M133 H133 155 K155 KM155 559 KM559 KM559 H559	78 20 6 22 89 103 91 6 12 7	Построение узлов ЭВМ и устройств дискретной автоматики среднего быстродействия (до 500 тыс. оп./с)

Серия	Число микросхем в серии <sup>1</sup>	Назначение
134	44	Построение узлов ЭВМ и устройств дис-
KP134	13	кретной автоматики с малым потреблением мощности (до 250 тыс. on./c)
1530	3	Построение быстродействующих узлов ЭВМ
KP1530	1	и устройств дискретной автоматики (до 10° оп./с)
H530	27	
530	58	^
KP531	66	
K555	98	
KM555	53	
KP556	15	
K556	6	
556	7	
H556	4	Harmanna anna SPM at the state of the
M556	5	Построение узлов ЭВМ и устройств дис- кретной автоматики с высоким быстродейст-
P556	4	вием и малой потребляемой мощностью (до
533	102	10° оп./с)
M533	45	
H533	50	
KA533	7	
KP1531	11	
KP1533	4	
1533	56	
K1533	4	
KP541	4	
KP341	1	
100	50	
500	51	Построение вычислительных комплексов
K500	60	высокого быстродействия (до 107 оп./с)
K1500	36	-
1500	33	
193	8	
H193	3	
11193	0	

Серня	Число микросхем в серии <sup>1</sup>	Назна чение
K176	30	
K561	43	
564	60	
H564	40	
537	19	Построенне малогабаритных устройств циф ровой автоматики и вычислительной техи! кн с малым потребленнем мощности
KP537	17	
KP188	2	
KP1561	25	
1564	30	

<sup>1</sup> Данные на 1987 г.

зочной способности. Перспектавные серни цифровых микросхем, предназначенные для применения в аппаратуре промышленного и бытового назначения, перечислены в табл, 2.2. Можно выденить три этапа развития микросхем, входящих в состав стандартных серий для создания цифровых устройств различного назначения.

I этап (1969—1975 гг.). В состав стандартных сернй входили микросхемы малой степени интеграции, выполнявшие простейшие ло-

гические функции, например серия К155.

II этап (1976—1980 гг.). Появились серии с улучшенными характеристиками, такие как 531, 555, 500, К561, К1561 и другие, что привело к ограниченному применению серий 131, 158, 137, 187. III этап (1981—1987 гг.). Разработка микоосхем большой степе-

ии интеграции, мнкропроцессорных комплектов (см. гл. 3), ЗУ, полу-

заказных БИС на основе матричных кристаллов (см. гл. 4).

Основные электрические параметры базовых ЛЭ определяют ха-



Рис. 2.1. Уровни отсчета, относительно которых определяются динамические параметры




Рис. 2.2. Передаточные характеристики элемента НЕ, предельные для семейства передаточных характеристик, полученных при раздичных температурах

держки распространения сигнала;  $\tau_{\infty}$  — длигельность импульса;  $t_{p}$  — добома частого. Среднее время задержки распространения  $t_{2,m,p}$  — 0.5  $\binom{1}{10}$  —  $\binom{1}{10}$ 

Потенциальные ЛЗ при работе в осставе цифрового устройства могут вкоздиться либо в статическом рекиме (в состояния «6» кли «1»), либо в динамическом (переходной процесс). В зависимости от вяда технологий, по которой вклюлаеми 13), мощность, по отгребляемя от источника питания, различва для каждого состояния. Одна элементы потреблягое большую мощцость в статическом режиме, которая лишь незначительно увеличивается в момент переключения, другие, наоборот, карактеризуются завичательным возрастанием потребляемого тока во время переключения. Средияя потребляемая мощность лютических замементов а дипамическом режиме

$$P_{\text{norep}} = 0.5 \left(P_{\text{nor}}^0 + P_{\text{nor}}^1\right),$$

где  $P_{nor}^0$  — мощность, потребляемая микросхемой при выходном состоянин «0»,  $P_{nor}^1$  — мощность при выходном состоянин «1».

Логические элементы с поэрастающим погреблением в динамическом режиме кроме статической средней мощности кражетрызуютса мощностью, погребляемой на максимальной частоте переключния, когда во моного раз возрастают тожя в ценах штания. Примером таких сеем маляются микроссемы КАЮП, которые погребляют миктильной поедат статической помекоустобчивости ЛЭ отолянчивает стильый поеда: статической помекоустобчивости ЛЭ отолянчивает уровень входного напряжения, которое еще не вызывает ложного

срабатывания.

В стантческом режиме различают статическую помемоустойчим. В стантческом режиме различают статическую помем оботь по инжкому  $U_{\rm now}^1$  и высокому  $U_{\rm now}^1$  и розвиям. Звачения  $U_{\rm now}^0$  поределяют с помощью передагочных характерыстик на рис. 2.2. Как видио из рисунка, параметр  $U_{\rm now}^1$  определяется как разлиость минимального напряжения высокого уровия  $U_{\rm atmin}^1$  и напряжения в точке перетиба вырушей граной (точка В). Параметр  $U_{\rm now}^1$  определяется как разлюсть напряжения в точке перетиба инжией крипо об гочка А I и максимального напряжения кизкого уровия  $U_{\rm now}^1$ .

Для более полной оценки помесоустойчивости схемы наряду со статической необходимо учитывать динамическую помехоустойчивость, Помехоустойчивость в динамическом режиме зависит от далтельности, амплитуды и формы сигнала помеки, а также от запаса статической помехоустойчивости и скорости переключения ЛЭ.

Козффициент разветаления по выходу (нагрузочная способность), др. зо пределяет число входо вазлотичных зачеметов, которое может быть без нарушения работоспособности подключено к выходу предыдущего 73. С уземнением нагрузочной способности расширатога возможности применения цифровых микроском и уменилается при этом ухудишаются екоторов параметры шфоровых ИС синкаются бысгродействие и помехоустойчивость и возрастает потребляемая мощность.

В осстав ряда серий дифоровых микроскем наряду с основимы, имеющими вигруозную способиесть К<sub>202</sub>—4.10, включаются мощние буферние элементы с К<sub>202</sub>—20, 30. Это позволяет при проектимые буферние элементы с Куса, умельшить умельшить используемых корпусов микроскем и потребляемую мощность. Необходимо отметить, что сов микроскем ДТП в ПТЛ в долок ло-гическом состояния (40 вли 4.1) отдают ток в нагрузку, а в другом потребляем его от нагрузку, Для МОП-микроскем нагрузку мест

емкостный характер.

Козффинент объедивения по входу К-а определяет максимальное числе входов цифровых микросски. Различают комфиненты объединения по входу ИК $_{\rm col}$ И п по входу ИЛИ (К $_{\rm col}$ И) п и ме л входов (К $_{\rm col}$ В и ме л входов в отдельных ЛЭ, входицих в серию, предусматривают специальные входы для организации схемы расширения (гочнее, варащивания числа входов), обесправляющей учениение числа входов до 10 и боже. При этом в серию имеются ЛЭ с числом входов, равным восым и, допускающие дальней-шее увеличение числа входов

#### 2.4. Схемы транзисторно-транзисторной логики

Траизисторно-граизисторные логические схемы появились как результат развития схем ДТЛ в результате замены матрицы диодов многоэмиттерным траизистором (МЭТ). Этот траизистор представля-




Рис. 2.3. Распределение токов в элементе И—НЕ с простым нивертором при подаче на вход высокого (a) и низкого (б) уровней напрожения

ег собой витегральный элемент, объединяющий свойства диодилых полических семи и транизгогорного усдантеля. Функция И в сехию ТТЛ выполняется в общих для нескольких эминтеров базовой и колтили выполняется в общих для нескольких эминтеров базовой и колтили выполняется. Основное структурное слатиме МЭТ от обичных расположеных таким образом, что примое взаимодействие между расположеных таким образом, МЭТ представляет совокупность исключается. Таким образом, МЭТ представляет совокупность исключается. Таким образом, МЭТ представляет совокупность исключается. Таким образом, МЭТ представляет комостиров и представляет совокупность исключается представляет совокупность исключается представляет совокупность исключается представляет мЭТ как свеми мЭТ как свем


Скема ТТЛ с простым инвертором не нашли широкого применевия пв-за малых помехоустойчивости, нагрузочной способности, а также плохого быстродействия однополярного ключа при работе на емкостиую нагрузку. Они используются лишь как схемы с открытым коллектором для реализации фуккции МОНТАЖНОЕ ИЛИ. а

также для включения элементов индикации [3].

СТ развитием и совершенствованием технологии базовым для сем ТЛ стал длоу со сможным инвергором — двуклоляриим Ключом (рис. 2.4, a). Использование сложного инвертора позволнаю увеличить бистросийствие (сосменно в устройствах с инпогослойными печатными платами), помесоустойныем ста, нагрузочную способность и состемы, к польщению процеста вклол голицых михоскемы в семосотемы, к польщению процеста вклол голицых михоскемы.

В настоящее время выпускается несколько серий микросско ТПЛ. Это стапдатриве серий 138, К156 (умужиковальные завлоги микросское серий SNS4/SN74, разработавных фирмой Техая Instrumentes); микросским с выкосным быстролебственые серий 130 (функциональные аналоги серий SNS4H, засез Н обозначает повыщеные бистролебствен); масломощимые микросскам серий 134, КР134 (функциональные аналоги серий SNS4L/SN74L, засез L обозначает мазую потребляемую мощность); микросскам с дюдами Шотих серий 330, 01

<sup>&</sup>lt;sup>1</sup> Микросхемы серии 130 не применяются в новой РЭА, так как являются неперспективными. Они приведены как этап развития схем ТТЛ, их заменяли инкросхемами серий 530, КР531,



Рис, 2,4. Схема восьмивходового ТТЛ элемента И—НЕ (a), расширителя по ИЛИ (б) и элемента И—ИЛИ—НЕ (a)

КРВЗІ (функциональные аналоги SN545/SN745, засел. S обозначаєт налачие в структурах диводи. Шотки і у маломощинь микростемы с дводами Шотки серне 533, X555 (функциональный аналог SN54L5); Усовершенствованные микростемы с длодями Шотки серне 1530 (функциональные аналоги серне SN54AS), усовершенствованные маномощеные микростемы с дводами Шотки серне 1535, КР1533 (функциональные аналоги серне SN54AS), усовершенствованные маномощеные микростемы с дводами Шотки серне 33, КР1533 (функциональные аналоги серне 53, КР153) (функциональные аналоги серне 54, КР474, засел. Р оцеячиет FAST (Fairchild, Alvarous Schottly TIL) — усовершенствования СТПЦ — токов Schottly STLD— усовершенствования с ТППЦ — токов Schottly

Скемотехнически почтв все ЛЭ, входящие в состав указанных серий, могут бить образование можбинарованием двух базовых семиэлемента И-НЕ (рис. 24.4) в расширятеля по ИЛИ (рис. 24.6). Расширятель по ИЛИ совмество с элементом И-НЕ образует логический элемент И-ИЛИИ-НЕ (рис. 24.4). Присоединением расширятеля рис. 24.6 к точкам в. 6 (см. рис. 24.4) можлу укадянуть

число объединений по логическому входу ИЛИ.

Для всех схем ТТЛ, имеющих возможность расширения по ИЛИ, максимальное число объединений равно восложи. При привосадинения одного расширителя задержка распространения схемы увелячивается примерию на 5 вс, а потребляемая мощность — на 5 мВт. Логические эдементы ТТЛ объявляют бозмой вагрумочной с пособмостью ческие эдементы ТТЛ объявляют бозмой вагрумочной с пособмостью

(Kona=10).

Большие выходиме и сравнительно невысокие входиме токи спообствуют хоришему согласованию схем между собов. Как правило, в состав серий микроссем ТТЛ включногох схема с открытых моекторимы мыкодом (рм. с. 25, —) в ЛЭ с большим кооффициентом (рмс. 25, 6). На рмс. 25.—28 приведены базовые схемы для кажкой серии микросками ТТЛ. Раскоотрим принцип работы микроссемы ТТЛ из примере элемента И—НЕ, представленного из рмс. 24, а 3). Скема содержит простие п-р-т правизсторы (УТЕ—УТА), многозмитерный гравляются VTI, а также ремсторы КТ—И-И и для СУК итму датумуку пра высокак досторабетами в помежоустойчивости.




Рис. 2.5. Базовые схемы стандартной серин микросхем ТТЛ: a- H-HE (ИС 133ЛА, К155ЛА); b- H-HE с большим коэффициентом разветления по выходу (ИС 133ЛА, К155ЛА); b- расшаритель по ИЛИ (ИС133ЛДА, К155ЛА); b- расшаритель по ИЛИ (ИС133ЛД1, К155ЛД1); b- расшаритель по ИЛИ (ИС133ЛД1

Сжема состоит из следующих выскадов: входного многовиятерного транявлегора VTI с мальм инверенным коффициентом усиления по току, фазорасценаяющего касрада, построенного на проходном транявлегор VT2 (ягот касела двобтает в режиме с мальм рабочим гоком и имеет малые ечкости р-п перекодов); двухтактного выходпого каселал (VT3, VT3). Транявлегор VT1 рассчатат на большой переключении скеми. Черев этот транзистор стеклот на общую шкиу кходные токи ключей-патрузов.

Высокое быстролействие микроскем ТТЛ при большой емкостию нагрузке объясняется тем, что как заряд, так и разряд нагрузочной емкости происходят через низкоомирую выходиую цень. Однако при переключения выходиых транзисторов есть момент, когда они оба открыты. Из-за этого в цени питания схемы возникают краткориенные, на одниме выпуласть тока, которые вогут прявесть к построенной с применением микроскем ТТЛ, цеобходимо создавать цени питания цифовых микроскем с малой нидуктивностью процени питания цифовых микроскем с малой нидуктивностью про-





Рис. 2.7. Базовые схемы микромощиой серии микросхемы ТТЛ: а—и—нЕ/мли—не (иС 134ЛБ2); б—и—или—не (иС 134ЛР1)

водников и предусматривать развязку между соседними платами устройства.

Рассмотрим передаточную характеристику (рис. 2.9,a) ЛЭ II—III, представленного на рис. 2.4,a. При II—III один из эмиттеров транвистора VII подан потенциал собщий») переход ба-



Рис, 2.8. Базовая схема ТТЛ-микросхем с диодами Шотки — элемент И—НЕ (ИС 530ЛА1, КР531ЛА1)

3а—эмитер, транзистора VTI открыт, но образующићся при этом потещнам Цлут— 0.8 В не может открыть три р-п перекода: база—коллектор транзистора VTI, база—эмитер транзистора VT2 и VT4 (лал открывания этой всени необходия потещнам примерно 3/0,6—1,8 В). Потещнал на базе транзистора VT4 базвор к и удло и транзистор VT4 закрыт, Потещвал на базе транзистора VT4 базвор к и удло и транзистор VT4 закрыт, Потещвал на коллектора VT4 базвор к и удло и транзистор VT4 закрыт, Потещвал на коллектора VT4 базво VT3.




Рис. 2.9. Передаточная характеристика элемента U—НЕ стандартной серии ТТЛ для T=25° (a) и в двапазоне температур (b) при b0 при b1. В b2. В b3. b4.

близкий к напряжению источника питания +5 В, открывает персход база—эмиттер транзистора VT3 и днода VD, вызывая ток  $\mathbf{I}_{\text{вых}}^1$ . Напряжение на коллекторе траизистора соответственно равно  $\mathbf{U}_{\text{вых}}^1$ .

(участок 1-2).

При увеличении U<sub>м</sub> (на всех эмиттерных входах тракистора VTI) до значения пороголого папряжения № 1000 слож 2 на передаточной характернествес) тракистор VT2 изчимает открываться, но транистор VT4 еще закрат, при давлеейшем увеличения U<sub>м\*</sub> до значения U<sub>м\*</sub> до

Дальнейшее увеличение U<sub>вк</sub> приводит к увеличению потенциала на базе транзистора VT1 до 1.2 В. Этого вполие достаточно, чтобы открыть два перехода: база-коллектор транзистора VT1 и базаэмиттер траизистора VT2, Траизистор VT2 открывается, ток через резистор R2 увеличивается, что вызывает уменьшение напряжения Uvuro . Увеличение тока через резистор R3 вызывает увеличение потенциала на базе транзистора VT4 и приводит к его открыванию. Открытый траизистор VT4 (участок 3-4 передаточной характеристики) шунтирует резистор R3, что резко увеличивает коэффициент передачи траизистора VT2 и вызывает дальнейшее уменьшение напряжения UKVT2. Однако некоторое время транзистор VT4 vже открыт, а транзистор VT3 еще не закрыт, что приводит к броску тока и увеличению мошности, потребляемой от источника питания, Ток потребления ограничивается при этом резистором R4 и объемными сопротивлениями транзисторов VT3. VT4 и лиола VD. Это так называемый ток короткого замыкання, который приводит к увеличению потребляемой мощности в динамическом режиме,

При дальжейшем увеличения U<sub>ж</sub> транзисторы VT2 и VT4 персодат в режим васышения Vучасток 4—5 передаточной Ухарактеристики, см. рис. 29, е). Потенциалы U<sub>XVII</sub> и U<sub>XVII</sub> осответствению равны 1,2 и од. 3 В. Их разловости, разлов 0,9 В, недостаточно, чтобы открыть переход база — закиттер транзистора VT3 и переход дионапряжения в открывания от ранзастора VT3 и надежное закрыва-

ине его при  $U_{\text{вых}}^0 = 0.3 \text{ В.}$ 

В реальных скемах ТТЛ стандартной серии (см. рис. 2.5.а), в отличне от триошенной скемы И—НЕ (см. рис. 24.а), в базу выколного транзыстора вместо резистора R3 включена корректирующая непочак (КЦЛ) состоящам яз реанстора R3 я R4 и гразильстора VТЗ. форме билькую к прякоугольной (см. штриховую криную па рис. 59, а), и тем самым повысать помскозащищенность скемы в осстоянии 4: по сравнению с помскозащищенностью скемы, представленной па рис. 24, а ("можды. 20" мож).

Спіротвальение корректирующей цепочки вмеет менацую, чем решктор R3 зависнюють от температуры, кто обеспечивает ряд сообих спойсти скемы. При повышенной температуре (125°C) арежи расставаеми страновично стема. Род. Обо отреде рассставаеми страновично стема. Род. Обо отредь, уменшает импульсный ток короткого замыжания (когда трянзисторы VTI и VT5 открыта одновременно), а завичи, к динамичестру мощность и VT5 открыта одновременно), а завичи, к динамичестру мощность потребления. При пониженной температуре (—80°C) сопротивление КЦ превышает сопротивление резистора R3 (см. рис. 2.4, а), что увеличивает ток включения транзистора VT5 и приводит к умень-

шению времени включения схемы,

С увеличением температуры происходит уменьшение помехоустойчаются семы (см. рис. 2.9, б.). В можент переключения схемы И--ПЕ умеличивается ток потребления, что приводит к увеличения потребленом дощности в дивымическом режими. При умеличения (мощность в статическом режими раши 20 мВт). Выбросы тока в цени питалия, намесций никутивный характер, могут вызвать наводки и ухудщить помехоустойчивость аппаратуры. При работе микроскмы важно не превышать водоше напражение U<sub>м</sub>=5.5 в, которое является предельно допутимых Для большинства микроскем ТТЛ ет 0,4 В.


Реальные цифровые сигналы на входе микроскемы не имеют стротой прамортальной вли гранецендальной формы. В мометт окончания сигнала в монтажных ценях могут возникать затухающие ясосабания, сделателяем чего момет быть ложное срабатывание схемы, на вход которой они попадают. Для исключения этого явления съсмы ТТЛ попаретались дороботке, в результате к каждому входу МЭТ бали подключены так называемые демпфирующие дводы VDI— VD4 (см. лек 25. а).

Если на входе нет выбросов напряжения, янод закрыт, при этом оп дополингенном опности емость на входе семы мене и пф. что практически не ухудшает се динамических характеристик. Первым отринательным милуалсом, амклантура которого превышает (д. В., демифрующий диод открывается, шунтирует паразатный колебательный колтур, образованный монтаживым недями. Из-за этого последующий положительный выброс напряжения не может иметь сушестнению аналитуау.

Рассмотрим работу ЛЭ И—НЕ в дяпамическом режиме. Как уже отменалось, быткролействие семым характирануется неколькими параметрами и, в частности, временем задержки распространения пра выхочения 1-10 и в заключения 1-10 пра включения 1-10 и выжолючения 1-10 пра включения засметта и и—не (рис. 2.10) долей времени задержки распространения за счет транянстора VTI можно пренеберечь, считая, тот колот размикается игионально. Тогда суммарияя задержка распространения сигнада в семе определается задержкой за счет транянстора VT2 и VT4: 1-10 и VT4: 1

При выключении задержка распространения сигнала для ЛЭ U—НЕ  $^{4.1}$  определяется главным образом временем рассасывания неосновных носителей в базах траизисторов VT2 и VT4. Для стандартных микросхем ТТЛ при температуре  $^{25}$  С,  $^{6}$ 

Рнс. 2.10. Эквивалентная схема формирования динамических параметров



=15 пФ типовые значения времени задержки распространения при включении и выключении соответственно составляют  $t_{\rm adp}^{1,0}=7$  нс,

<sup>6,1</sup>—3 вс. С ростом температуры время задержки распространения при включения несколько уменьшенств, а время задержи распространена при выключения, напротва, реклечивается, собсенно в динавлаоне температур 20. 120°С. С ростом нагрузка задержи распространения несколько увелениваются. Уместа задержи пространения несколько увелениваются. Уместа задержи предоставления при при пределения с предоставления предоставления предоставления и предоставления предоставления и предоставления предоставления и предоставления предоставления и выходу ТТЛ-ключа.

Как уже отмечалось, наряду с простыми ЛЭ в состав серий построеных микросхем вводатся тритгеры различных типов и схемы, построеныме на ну основе: регистры, счетчики, матрицы памяты.

Нижие выходные и входиме сопротвыения микроскем ТТЛ обусловлявают мыне постоянные временя зарада и разряда на нартам нагрузомных паразитных емкостей проводняков печатных пала, что позволяет умеличить тактомую частоту до ЗОМГи. Как было указано выше, микроскемы серви 130 являются неперспективными и не рекомендутогк для применения в новых разработках. Они приведены как определенный этап развития микроскеми ТТЛ. Их замещяли микроскемы с дводами ШОли серый 300, VPS31 враскотренные ниже.

Микросхемы ТТЛ маломощных серий 134, КР134 при температуре 25°C имеют для ЛЭ среднее значение мощности потребления

Повышение быстродействия здесь получено спижением степения насищения тразнясторов за сечт применения дилоля Шотки, шутитрующих переход коллектор—база насищенного тразнястора. Дноды шотки внееот существенно меньшее поротовое напряжение открывания, чем переход коллектор—база, поэтому во время действия вхолного импутась днозы Шотки открываются раявые, чем переход колного импутась днозы Шотки не поросходит, так как прогеквонций в ики в самих доляля Шотки не поросходит, так как прогеквонций в ики

ток вызван переносом основных носителей.

Работа транзисторов Шотки в венасыщенной области приводит к увепиченно падения напражения на из переходах база—эмиттер, что уменьшает в статическом режиме ток потребления и соответственно потребленкую мощность. В выходимо маскаже применена схема Дараниятова (VT3 и VT3), позволяющим обеспечить при выключения с предоставления образоваться при выключения с предоставления образоваться при выключения с предоставления образоваться при выключения дению напражения на переходе база—эмиттер транзистора VT3, а также инжому выходимоу спортивления схемы в обока логических остояниях схема Дараниятома позволяет получить в микроскем а тих серий более высокий уровень выходного напражения U<sub>вых</sub>.

Были разработаны также маломошные микросхемы с лиолами Шотки серий 533, К555 (функциональные аналоги SN54LS, SN74LS). В последнее десятилетие широкое применение получили различиые молификации микросхем ТТЛ с диодами Шотки. Это, как уже было указано выше, мякросхемы серий 533, К555, 1530, 1533, КР1533. Рассмотрим зтапы их развития. Усилия технологов и разработчиков микросхем этих серий постоянно направлены на расширение их функционального состава, усложнение выполняемых функций (т. е. повышение степени нитеграции) и улучшение рабочих характеристик за счет увеличения быстродействия и уменьшения потребляемой мощности, Усовершенствование технологии позволило в последние годы освонть лва новых вила микросхем ТТЛ с лиолами Шотки. Это серии 1530 (аналог SN54AS): 533, K555 (аналогн SN54LS/74LS): 1533. КР1533 (аналоги SN54ALS/SN74ALS). Микросхемы серин 1533 имеют более высокое быстролействие, чем микросхемы серии 533, значительно меньшее потребление мощности и, что очень важно, совместимы со стандартными сериями ТТЛ.


Напомним, что мнкросхемы стандартных серий 133, К155 позвояют получить быстродействие 10 ис при мощности рассенвания, 22 мВт на ЛЭ, а мнкросхемы серии 1533, КР1533 — быстродействие

		Ло	гические эл	ементы	Триггеры
Техноло» гия	Серня SN	Время задержки распро- странения, ис	Мощность рассеява- ния, мВт	Произведение быстродействия на мощность рассеивания, не мВт	Частота переклю- чення, мГЦ
ттл	54/74 54H/74H 54L/74L	10 6 33	10 22 1	100 132 33	До 35 До 50 До 3
ТТЛ с ди- одами Шотки	54S/74S 54LS/74LS 54AS/74AS 54ALS/74ALS	3 9,5 1,5 4	19 2 20 1	57 19 30 4	До 125 До 45 До 200 До 50

4 нг при мощности рассенвания 1 мВт на ЛЭ. Дла оценки эффективности информах микрослем и рабочах карактерыстик применяется показатель, равный произведению быстродействия в наносенуплах на рассенваемую мощность в малилаетах. Типовые рабочие характеристики различных мощефикаций ЛЭ И—НЕ серий 8/54/5/14 и частота переключения тритгеры приведены в таба. 2.3. Данные в табал. 2.3 приведены при С<sub>и</sub>=15 пФ и R<sub>∗</sub>=2 кОм. Как выцию из табалим, микрослемым серий ЛЭ и АLS завачитыйно учучийным образовательного состальтыми микрослемым серий ПТЛ и ПТЛИЦ. Особий кактогой переключения, чем добож семы других серий при незначительном увеличения мощности рассенвания. Стабильность парметров по постоянному тому и времени переключения достигается

во всем диапазоне температур. Серии микросхем AS и ALS совместимы между собой. Таким образом, можно сделать вывод, что серия AS 1530 является си нелесобразом заменой дая высокоскоростных видо вогических схем даже серии ЭСЛ, а серии ALS—1533, КР1533 выяболее эффективны в системах с нижими скоростами и могут конкурноровать с микросхемами КМОП. Рассмотрии более подробло технологию усорешиентовающих маломощимых смем с диодами Шотих (ALS).

В отличие от технологии обычных маломощимх микроскем с диродами Шотки (LS) технология скем ALS отлижается применением новной имплантации примесей вместо диффузии. Это дает возможность осуществать точний контроль на д лубиной летирования и разрешлющей способиестью. Отгола более топкий энитаксиальный слой и гоммерти более малких размеров, синаковащих парамитыме симотиворыми региональных рабочих характеристики, уменьшая сместь колакстор—подложка. Расскотрим инвертор серии 54ALS/74ALS, созданный из основе усовершенствованной скеми ТТП (ркс. 211). Схема имеет следующие преимущества по сравне-



Рис, 2.11. Базовая схема инвертора усовершенствованной маломощной серии с диодами Шотки типа ALS

нию со схемами 541.5/741.5: полное ограничение дводом Шотки всех насышающихся транзисторов, что способствует исключению дакопления излашиего базового заряда и значительно уменьшает время выключения транзисторов; устранение излишиего накопления заряда, что позволяст получить более стабильное время переключения в днапазоне температур; обеспечение улучшения динамической помехо-устойчивости при выкомо догическом уровие за счет активного вы-ключения выкольного транзистора.

Влодной порог переключения устанавлявается транзисторами при следующем соотношения:  $U_{\rm sp} \sim U_{\rm BSVT1}$   $u_{\rm BSVT3} + U_{\rm BSVT3} + U_$ 

При небольших токах нагрузки схема Дарлингтона находится в некасышенном состояния. При узеличения тока нагрузки она насищается и выходяює споротивление возрастает до 58 Ом, определяясь в основном сопротивление R;—50 Ом. Это сопротивление обсенечивает защиту каскада от короткого замыкания. Стабильность выходного напряжения выеского уровия U мых осуществляется благодаря активному выключению траняястора VT5 транянстором VT4. Выходное напряжение определяется как

$$U_{\text{EMX}}^1 = U_{\text{HII}} - (I_{\text{EVT6}} R_3 + U_{\text{ESVT6}} + U_{\text{ESVT7}})$$




Рис. 2.12. Базовая схема 2И-НЕ микросхемы FAST

Выходное напряжение инзкого уровня  $U_{\rm sur}^{\rm in}$  устанавливается траизистором VTS, когда он включен. Этот транянстро вылочается целью VTS, RS, когда на входе скемы выкомня дочический уровень, а транзиетор VT2 включен. Коэффициент разветаления по выходу скемы равен 10 дам инкроскем серян 1533 и 20 для инкроскем серян КР1533 при работе скем друг от друга, При этом гарантировалный выходной тох  $U_{\rm sur}^{\rm in}$  40 гм.

Наибольним быстролействем среди стем ТТЛ обладают микросским серьй 1531, KP153 (фуквиювальные заядоть 54г/74г), создание на основе модериварованного технологического процесса Isoplanaz II, поводляющего получать транявсторы с очень высокой, хорошо управляемой скоростью переключения и мальми паравитыми емостами. Частота переключения у этих скем достигает 5 ГТИ, Изопававрава технология была разработана фирмой Fairchild и шпрок нерользуется для производства (милоярами 3У, микроссия КМОП

н ЭСЛ высокого быстродействия и ИЗЛ БИС.

Изоплаварная текнология предусматривает изоляцию домополетпо вслективые выращенным слоче можила в отличие от волящим р<sup>\*</sup>-областими, свойственной плаварной технология, и полволяет знаменты, что из-за попилк своем окисла и мелик дифуатовным областей скемы типа FAST, как и уквазанные выше скемы ALS, AS, более чувстветельны к повреждения, мызваниям электростатическими разрядами и требуют применения мер предосторожности. Запрешается размешать что ссемы на непредосции кластической дование и самих работников, заявтих монтажом и испытанием микроскем. Рассмограм (две. 2.12) некоторые сообенность догической поческом демограм (две. 2.12) некоторые сообенность догической схемы 2И—НЕ типа FAST. Схема имеет три ступени усиления VT1, VT2, VT3. Это повышает значение порогового напряжения на входе, что, в свою очередь, подводяет применти р. п. двои VD1 и VD1 для

реализации на входе U<sub>nx</sub>=1.5 В.

Днолы Шотки на входе схемы VD3 и VD4 обеспечивают разрядку паразитных емкостей база-эмиттер транзисторов VTI и VT2. При включении VT2 напряжение на его коллекторе падает и лиол VD7 обеспечивает разрядку емкости база—эмиттер VT6, т. е. дноды VD3. VD4 и VD7 увеличивают скорость переключения транансторов VT1, VT2, VT6. Днод VD8 обеспечнвает быструю разрядку емкости нагрузки через VD8 и VT2 с увеличением тока на базе VT3, что способствует его быстрому переключению при пережоле от высокого к низкому уровню выходного напряжения. В отличие от типовой схемы ТТЛ с днодами Шотки схема типа FAST включает дноды VD9-VD11 и транзистор VT7, которые кратковременно обеспечивавают низкий импеданс на базе транзистора VT3 при переходе от низкого к высокому уровню выходного напряжения. Увеличение напряження на эмиттере транзистора VT5 вызывает прохождение тока смещения через VD9 и кратковременное включение VT7, что, в свою очередь, снижает напряжение на базе VT3 и вызывает поглощение тока смещения, проходящего через емкость коллектор-база транзистора VT3. При этом уменьшается время его выключения. Введение дополнительных элементов в схему FAST позволило уменьшить время нарастания напряжения на выхоле и снизить до минимума динамическую мощность потреблення. Диод VD10 обеспечивает разряд емкости VD9 через VD7. Лиол VD11 ограничивает синжение напряжения базы VT3 под влиянием VT7 до необходимого уровня без уменьшения сколости переключения на больших частотах Фиксирующий лиол VD12 на выхоле ограничивает значение отрицательных выбросов напряжения во всем диапазоне температур и при измененин напряжения питания. При увеличении тока нагрузки выходное сопротивление определяется сопротивлением R = 45 Om (v cxem ALS это значение составляет 50 Ом). Таким образом, схемы FAST более приспособлены к работе на емкостные нагрузки, чем схемы ALS. Схемы типа FAST не только более быстролействующие по сравнению со схемами ТТЛ, но и менее подвержены влиянию емкости и имеют стабильное значение задержки распространения при переключении схемы, которое изменяется всего на 0.5 нс в широком днаназоне значений емкости нагрузки, Рассмотрим микросхемы ТТЛ более подробио.

## 2.4.1. Основные электрические параметры микросхем серий ТТЛ

Как было отмечено в § 2.2, к числу основных влектрических пораметров, которые достаточно полоко дарактерануют сее вида ТТЛ и позволяют сравнивать их между собой, относятел: быстролействие, потребляемая мощность, нагрузсендая способяюсть, помежустобичвость и коэффициент объединения по входу. К этим параметрам селует добавить также наприжения в состояния «б» и 1-1, так как они определиют возможность созместной работы слея ТТЛ грасим ТТЛ с стигальная плутик цейоровых в внажоговых смем. Все Микро-

					Серни микросхем	кем			
	Параметр	Стандартные (133, K155)	Высокого Сметродейст-	Маломощиме 134	С диодами Шотки (530, КР531)	Маломощ- вые с Диодами (1533, К555)	Усовер- шенство- ваниые с диодами (1530)	Маломощнае усовершенст- вованные с днодами Потки (1533, КР1533)	Tuma FAST (1531, KP1531)
_	вк, мА, не более	-1,6	2,3	-0,18	2	4'0-	-2,4	-0,2	9,0
_	вх, мА, не более	0,04	0,07	0,012	0,05	0,02	0,4	0,02	0,02
_	U° вых, В, не более	0,4	0,35	6,0	0,5	0,4	0,5	0,4	8,0
_	U <sup>1</sup> В, не менее	2,4	2,4	2,3	2,7	2,5	2,0	2,5	2,0
_	Kpas	10	10	01	10	10	30	20	30
-	Kos	æ	89	5					
-	тадр, ис, не более	15 (C <sub>n</sub> = =15 nΦ)	10 (C <sub>H</sub> =30 nФ)	100 (C <sub>H</sub> = =40 nΦ)	$5 (C_H = 15 \text{ n}\Phi)$	01	2,5	4	3,8
	t <sub>3др</sub> , нс, не более	22 (C <sub>H</sub> ==15 nΦ)	10 (C <sub>H</sub> = =30 nΦ)	100 (C <sub>37</sub> = -40 nΦ)	4,5 (C <sub>H</sub> ==15 nΦ)	01	2,5	4	6,8
_	Рпот, мВт, не более	22	44	2	16	2	19	1,0	4
_	Uпок, В, не более!	0,4	0,4	0,35	0,5	0,7	0,5	8,0	8,0
-	f, МГи, не более <sup>2</sup>	10	30	8	20	12	20	100	5 ГГд

1 Приведено наименьшее из двух значений допустимого уровня помехи. 2 1 — частота переключения.

						Серии	Серии микросхем	мех					
Параметр	Стандартиме	ртные	Высокого быстро- действия	Мало-	С диодами Шотки	дами тки	Маломощиче с диодами Шотки	лцизе цами ког	Усовер- шенство- ванизе с диодами Шотки	Маломощиме усовершенст- бованиме с диодами Шотки	DERCT- TARE C AMM	Типа	THUS FAST
	(651)	(K129)	(061)	(961)	(083)	(KP531)	(223)	(K255)	(1230)	(1533)	(Kb1233)	(1231)	(KP1531)
Максимальное на- пряжение пита- ния, В	9	9	9	9	5,5	9	3,5	5,25	0,9	6,0	5,25	0,9	5,25
Максимальное на- пряжение на вхо- де, В	5,5	ທີ່	5,5	5,5	5,0	5,0	5,0	4,5	5,5	5,5	4,5	5,5	4,5
Максимальное на- пряженне, прило- женное к выходу закрытой схемы, В	ນ,	5,25	3,3	5,5	5,5	5,25	ທ໌	5,25	5,25	5,25	5,25	5,5	5,25
Минимальное на- пряжение на вхо- де, В	жо.	-0,4	4,0—	-1,56 -0,4 -0,4 -0,4 0,4	-0,4	4,0	4,0-	0,4	-0,5	-0.4	-0.4	-0,5	-0.5
Максимальная ем- костная нагрузка, пФ	200	200	200	200	150	200	150	150	150	200	20	200	200

схемы ТТЛ имеют одинаковое напряжение питания  $U_{\pi\pi} = 5 \text{ B} \pm 10 \%$  и близкие значения логических уровней.

Основные эксплуатационные электрические параметры базовых схем — ТТЛ различных серий, указанные в диапазоне температур,

сравниваются в табл. 2.4.

При разработке аппаратуры необходимо учитывать также предельно допустимые режимы эксплуатации микроскем, превышение которых может привести к выходу их из строя, В табл. 2.5 сравинваются предельно допустимые режимы эксплуатации микроскем ТТЛ различных серий.

## 2.4.2. Функциональный состав микросхем серий ТГЛ

Серни цифровых микросхем ТТЛ продолжают оставаться основой построения вычислительных устройств. Одним из определяющих прениуществ является наличие в их составе таких схем, как ЈКи D-тригеры, дешифраторы, регистры сдвига, счетчики, сумматоры и элементы памяти (ОЗУ и ПЗУ) со схемами управления. Наличие схем, представляющих собой готовые узлы ЭВМ на несколько двончных разрядов, позволяет значительно уменьшить число корпусов цифровых микросхем и получить существенный выигрыш в объеме аппаратуры. Так, микросхемы ТТЛ серии К155 нашли широкое применение в единой системе электронно-вычислительных машин (ЕС ЭВМ). Функциональный состав стандартных, быстродействующих, маломощных серий, серий с лиодами Шотки и типа FAST, разработанных к 1988 г., приведен в табл. 2.6, Там же указаны функциональные аналоги этих микросхем. Полное условное обозначение микросхем серий ТТЛ образуется из номера серин, указанного в графе «Функциональное назначение», и обозначения, приведенного в графе «Подгруппа, вид, ...», например 133ЛА1. Полное условное обозначение функционального аналога образуется из обозначения соответствуюшей серии (SN 54 или SN 74H) и номера, приведенного в графе «Обозначение функционального аналога», например микросхема типа SN5420 или SN74H50.

## 2.4.3. Некоторые особенности применения микросхем серий ТТЛ

При конструировании аппаратуры на микросхемах большое значение имеет тип корпуса, Условные обозначения различных типов

корпусов микросхем ТТЛ приведены в табл. 2.7.
Особенности микросхем ТТЛ, а именно наличие в выходном кас-

При монтаже аппаратуры для повышения устойчивости работы скем ТТЛ их свободные входы необходимо подключать к источнику питания 5 В±10 % через резистор 1 кОм или непосредственно к отдельному источнику питания 4 В±10 %. К каждому резистору по-

пускается подключение 20 свободных входов,

Функциональное назначение	Подгруп- па, вид и порядко- вый номер разработ- ки	Обозначение функциональ- ного аналога	Номер рисунка
Четыре логических элемента 2И—НЕ (133, 533, 1531, KP1531, 1533, KP1533, K155, KM155, 530, KP531, K555, KM555)	ЛАЗ	00	1
Четыре 2-входовые схемы И—НЕ с открытым коллекторным выхо- дом (элементы контроля) (133,	ЛА8	01	2
134, КР134, К155, КМ155) Четыре логических элемента 2ИЛИ—НЕ (133, К155, 533, 1531, КР1531, КМ155, 530, КР531, К555, КМ555)	ЛЕ1	02	3
Четыре элемента 2И—НЕ с от- крытым коллекторным выходом (530, KP531, K555, 533, KM555)	ЛА9	03	4
Шесть логических элементов НЕ (133, K155, KM155, 533, 1531, KP1531, 1533, KP1533, 530, KP531, K555, KM555)	ЛН1	04	5
Шесть логических элементов НЕ с открытым коллектором (133, K155, 530, KP531, K555, KM555, 533, 1533)	ЛН2	05	6
Шесть буферных инверторов с повышенным коллекториым напря-	ЛН3	06	7
жением (133, К155) Шесть буферных формирователей с открытым коллектором (133, КМ155, К155)	ЛП9	07	8
Четыре логических элемента 2И (133, K155, KM155, 533, 1531, 1531, 1533, KM155, KP531, K555, KM555)	ЛИ1	08	9
Четыре логических элемента 2И с открытым коллекторным выходом (К555)	ЛИ2	09	10
(Кобо) Три логических элемента ЗИ—НЕ (133, K155, 533, 1531, KP1531, KM155, 530, KP531, K555, KM555)	ЛА4	10	11
Три логических элемента ЗИ (530, КР531, К555, КМ555, 533, КР1531)	ЛИЗ	11	12
Три логических элемента ЗИ—НЕ с открытым коллектором (133, K155, KM155, 533, K555)	ЛА10	12	13

Функциональное назначение	Подгруп- па, вяд и порядко- вый номер разработ- ки	Обозначение функциональ- ного ан алога	Номер рисунка
Два триггера Шмитта с логичес- ким элементом на выходе (133,	тлі	13	14
К155) Шесть триггеров Шмитта с ниверторами (133, К155, К555, 533,	тЛ2	14	15
КМ555) Шесть буферных элементов НЕ	ЛН5	16	16
(133, К155) Шесть буферных элементов с от- крытым коллекторным выходом	ЛП4	17	17
(К155, КМ155) Три логических элемента ЗИ с от- крытым коллекторным выходом	ЛИ4	18	18
(К555, КМ555) Два логических элемента 4И—НЕ (533, 1531, КР1531, 1533, КР1533, 133, К155, КМ155, 530, КР531,	ЛА1	20	19
К555, КМ555) Два логических элемента 4И	ЛИ6	21	20
(К555, КМ555, 533) Два логических элемента 4И—НЕ с открытым коллекторным выхо- дом и повышенной нагрузочной способностью (133, К155, КМ155,	ЛА7	22	21
КР531, К555, 533) Два логических элемента ИЛИ— НЕ со стробированием на одном элементе и возможностью расши-	ЛЕ2	23	22
рения по ИЛИ на другом (К155) Два логических элемента 4ИЛИ— НЕ со стробнрованнем (133, K155, KM155)	ЛЕ3	25	- 23
цетыре высоковольтных логиче- ских элемента 2И—НЕ с откры- тым коллектором (133, K155, K555, KM155)	ЛА11	26	24
Четыре буферных логических эле-	ЛЕ5	28	25
мента 2ИЛИ—НЕ (133, K155) Погнческий элемент 8И—НЕ (133, 134, K155, KM155, KP134, 530, KP531, 533, 1533, KP1533, K555,	ЛА2	30	26
КМ555) Четыре логических элемента 2ИЛИ (133, 533, 1531, КР1531, К155, КМ155, 530, К555, КМ555)	ллı	32	27

		прооблисти	140.1. 2.0
Функциональное назначение	Подгруп- па, вид е порядко- вый номер разработ- ки	Обозначение функциональ- ного аналога	Номер рисунка
Четыре буферных логических эле- мента 2И—НЕ (133, K155, KM155,	ЛА12	37	28
КР531, 533, К555, КМ555) Четыре буферных логических элемента 2И—НЕ с открытым коллектором (К155, КМ155, 533, КР53; 500 КР555, КБ55, КС	ЛА13	38	29
КР531, 530, КР555, К555) Два логических элемента 4И—НЕ	ЛА6	40	30
с большим коэффициентом развет- вления по выходу (133, K155,			
КМ155, 533, K555) Дешнфратор 4×10 (134, КМ555, 533)	ИД6	42	31
Преобразователь входных цифровых сигналов двоичного кода в сигналы семнсегментного кода (133)	ГІП4	49	32
Два элемента 2И—2ИЛИ—НЕ, один расширяемый по ИЛИ (133, 134, K155, KM155)	ЛРІ	50	33
Два логических элемента 4—2— 3—2И—ИЛИ—НЕ (530, KP531, K555, 533, 1533, KM555)	ЛР11	51	34
Логнческий элемент 2—2—2— 3И—4ИЛИ—НЕ с возможностью расширения по ИЛИ (133, K155,	ЛР3	53	35
КМ155) Логический элемент 2—3—3— 2И—4ИЛИ—НЕ (К555, 533, 1533, КМ555)	ЛР13	54	36
Логический элемент 4—4И— 2ИЛИ—НЕ с возможностью рас- ширения по ИЛИ (133, 134, K155, KM155, KP134, 533, K555, 1533)	ЛР4	55	37
Два 4-входовых логических рас- ширителя по ИЛИ (133, К155, КМ155)	лДі	60	38
Логический элемент 4—2—3— 2И—4ИЛИ—НЕ (530, КР531, 1531, КР1531)	ЛР9	64	39
Логический элемент 4—2—3— 2И—4ИЛИ—НЕ с открытым кол- лекторным выходом (530, КР531)	ЛР10	65	40
лекторным выходом (530, КР531) Трн логических элемента ЗИЛИ— НЕ (К155, К555, 533, КМ555)	ЛЕ4	66	41
	J		

- Функциональное назначение	Подгруп- па, гид н порядко- вый номер разработ- кн	Обозначение функциональ- ного вналога	Номер рисунка
Тригер ЈК с логическими элементами И на входе (133, 134, К155, КМ155)	TBI	72	42
Два D-трнггера (133, 134, K155, 533, 1531, KP1531, 1533, 530, KP531, K555, KP134)	TM2	74	43
Четыре D-триггера с прямым и ин- версным выходами (133, K155, KM155, K555, 533, KM555)	TM7	75	44
Четыре D-триггера (133, K155, КМ155) (рис. 45)	TM5	77	45
Двойной ЈК-триггер (134) Одиоразрядный полный сумматор (133, K155, KM155)	ТВ14 ИМ1	78 80	46 47
ОЗУ на 16 бит со схемами управ- ления (133)	РУ1	81	48
Двухразрядный (двончный) пол- ный сумматор (133, K155, KM155)	ИМ2	82	49 .
Двухразрядный (двончный) сум-	имз	83	50
матор (133, K155, KM155) Четырехразрядная схема сравне- ния чисел (134, KP134, 530,	CIII	, 85	51
КРБ31, 533, 1533, K555) Четыре 2-входовых логических элемента Исключающее ИЛИ (133, K155, KM155, 533, 1531, КР1531, 1533, 530, KP531, K555, KM555)	ЛП5	86	52
XXIII (1933) 23У на 64 бита с произвольной выборкой (К155; КМ155, 530, КР531)	РУ2	89	53
КР331) Двоично-десятичный 4-разрядный счетчик (133, 134, К155, КМ155, К555, КР134)	ИE2	90	54
3-разрядный сдвигающий регистр	HP2	91	55
(134) Счетчик-делитель на 12 (133,	ИЕ4	92	56
(155, КМ155) Двончный счетчик (133, 134, К155,	ИЕ5	93	57
КМ155, 533, К555) Істырехразрядный универсальный жавигающий регистр (133, 134, (155, КМ155)	ИР1	95	58
Стол, куптол) Целитель частоты с переменным коэффициентом деления (133, К155, КМ155)	NE8	97	59

Функциональное назначение	Подгруп- па, вид и порядко- вый номер разработ- ки	Обозначение функциональ- ного аналога	Номер рясунка
Четырехразрядный селективный	ИР5	98	60
регистр (134, КР134) Два ЈК-триггера со сбросом (К555, 533)	TB6	107	61
Два ЈК-триггера (133, K155, 1531, КР1531, 1533)	TB15	109	62
Два ЈК-триггера (530, КР531, К555, 533)	TB9	112	63
Два ЈК-триггера (530, КР531, 1531) с установкой в «1»	TB10	113	64
Сдвоенный ЈК-триггер с установ- кой в «1», общей установкой в «0» (530, KP531)	TB11	114	65
Одиовибратор с логическим эле- ментом на входе (133, K155)	ΑΓ1	121	66
Сдвоениый одиовибратор с пов- гориым запуском (133, K155, KM155, KM555, K555, 533)	АГ3	123	67
Схема управления напряжения ге- нератора (КР531, 530)	ГГ1	124	68
нетыре буфериых логических эле- иента с тремя состояниями на вы- коде (133, K155, KM155, 533, K555)	ЛП8	125	69
Косо) Нетыре логических элемента НИЛИ—НЕ (магистральный уси- итель) (133, K155)	ЛЕ6	128	70
Истыре триггера Шмитта (К155, (Р531, 133, 530)	тлз	132	71
Погический элемент 12И—НЕ с гремя состояннями на выходе (КР531)	ЛА19	134	72
Тогический элемент Исключаю- нее ИЛИ (К555, КМ555)	ЛП12 -	136	73
Цвоичиый дешифратор на восемь аправлений (КР531, 530, К555, 33, 1531, КР1531, 1533)	ид7	138	74
[ва дешифратора-демультиплек- ора (530, KP531, 1531, KP1531)	ИД14	139	75
ора (ооб, кгост, пот, пот, пот, пот, пот, пот, пот, по	ЛА16	140	76
орами (К155, 133, КМ155)	ИД1	141	77

Функциональное назначених	Подгруп- па, вед и порядко- вый номер разработ- ки	Обозначение функциональ- вого аналога	Номер рисунка
Дешифратор на 10 выходов с от- крытым коллектором (133, K155, 533, K555, KM555)	ид10	145	78
Приоритетный шифратор 10—4 (K555, 533)	ИВЗ	147	79
Приоритетный шифратор 8—3 (133, K155, K555, KM555)	ИВ1	148	80
Селектор-мультиплексор данных на 16 каналов со стробированием	КПІ	150	81
(133, K155) Селектор-мультиплексор на 8 ка- налов со стробированием (133, K155, KM155, 533, 1531, KP1531,	КП7	151	82
1533, KP531, 530, K555) Селектор-мультиплексор данных на 8 каналов без стробирования	КП5	152	83
(133, K155, КМ155) Сдвоенный цифровой селектор- мультиплексор 4—1 (133, K155, КМ155, 533, 1531, КР1531, 1533,	KI12	153	84
530, KP531, K555) Дешифратор-демультиплексор 4— 16 (133, 134, KP134, K155, 533, 1533)	идз	154	85
Сдвоенный дешифратор-мульти- плексор 2—4 (133, K155, KM155,	ИД4	155	86
К555, КМ555, 533, 1533) Сдвоенный дешифратор 2—4 с от- крытым коллекторным выходом (К555, 533)	ид5	156	87
Селектор-мультиплексор 2—1 (КР531, К555, 533, КР1531)	Kri16	157	88
Четыре мультиплексора 2—1 с ни- версиыми выходами (КР531, КР1531)	КП18	158	89
Синхронный десятичный 4-разряд- иый счетчик (К155, 533, КМ555)	ИЕ9	160	90
Двоичный 4-разрядный счетчик (К555, 533, КМ555, КР531)	ИЕ10	161	91
Асиихронный 4-разрядный двонч- ный счетчик (КР531, К555)	ИЕ18	163	92
Восьмиразрядный последователь- ный сдвигающий регистр с парал- лельным выходом (134, KP134, КМ555, 533)	ИР8	164	93
52	1	1	

Функциональное назначение	Подгруп- па, вид и порядко- вый номер разработ- ки	Обозначение функциональ- ного аналога	Номер рисунка
Восьмиразрядный регистр сдвига с парадлельным высом информа-	ИР9	165	94
ции (К555, 533, КМ555) Восьмиразрядный регистр сдвига с возможностью снихронного па- раллельного ввода информации	ИР10	166	95
(Қ555, 533, ҚМ555) Сиихронный 4-разрядный декад- ный реверсивный счетчик (530,	ИЕ16	168	96
КР531) Синхронниый 4-разрядный двонч- ный реверсивный счетчик (530, 100,000)	ИЕ17	169	97
КР531) Четыре регистра на четыре разря- да с открытым коллекторным вы- ходом (К155, 533, КМ533)	ИР32	170	98
Инстиндцатиразрядиое регистро- вое ЗУ с тремя состояниями на выходе (133, K155)	РП3	172	99
Четырехразрядный регистр с тре- мя состояниями на выходе К155, КМ155, 533, К555, КМ555)	ИР15	173	100
Шесть D-триггеров (530, КР531, К555, КМ555, 533, 1531, КР1531)	TM9	174	101
Счетверенный D-триггер (К155, 533, 1531, КР1531, 530, КР531, К555, КМ555)	TM8	175	102
Восьмиразрядиая схема контро- ля четности и нечетности (133, 134, КР134, К155, КМ155)	ИП2	180	103
Арифметическо-логическое устройство (133, 134, K155, 530, 533, 1531, 1533, K555)	ИП3	181	104
Схема быстрого переноса для арифметическо-логического (133, K155, KP531, KM155, 530, KM555, 533, 134, 1531, 1533)	ИП4	182	105
Сдвоенный полный сумматор с ускоренным переносом (134, КР134, 533, К555)	ИМ5	183	106
Преобразователь двоично-десятичного кода в двоичий (К155, КМ155)	ПР6	184	107
Преобразователь двоичного кода в двоично-десятичный (К155, КМ155)	ПР7	185	108

Функциональное назначение	Подгруп- па, вяд и порядко- вый номер разработ- ки	Сбозначение функциональ- ного зналога	Номер рисунка
ПЗУ на 1024 бита с использова- нием в качестве преобразователя двоичного кода в код русского, латинского алфавита, код ариф- метического и дополнительных знаков (К155)	PE21, PE22, PE23, PE24	187	109
ОЗУ на 64 бит (КР531) Параллельный реверсивный дво-	РУ8 ИЕ13	189 191	110 111
нчный счетчик (К555, 533) Двончно-десятичный реверсивный счетчик (133, K155, KM155, 533, K555)	ИЕ6	192	112
Четырехразрядный двоичный реверсивный счетчик (133, K155, KM155, K555, 533)	ИЕ7	193	113
Четырехразрядный универсаль- ный регистр сдвига (КР531, 530, КМ555, 533, КР1531, 1533)	ИР11	194	114
Четырехразрядный регистр сдвига с параллельным вводом информа-	ИР12	195	115
цни (530, KP531) Асинхронный двончно-десятичный счетчик с предварительной установкой (133, KP531, K555, K155, 530, 533)	ИЕ14	196	116
Асинхронный двончный счетчик с предварительной установкой (530, 533, KP531, K555)	ИЕ15	197	117
Реверсивный 8-разрядный регистр сдвига (133, K155)	ИР13	198	118
Статическое ОЗУ емкостью свыше 65К бит (134)	РУ6, РУ6А, РУ6Б	214	119
Сдвоенный моностабильный мультивибратор с триггером Шмитта на выходе (533, K555, KM555)	АГ4	221	120
Двухканальный 8-разрядный формирователь с тремя состояниями на выходе и инверсией сигнала (530, KP531, K555, 533, 1531, KP1531)	АП3	240	121
Двужканальный 8-разрядный формирователь с тремя состояннями на выходе (530, KP531, K555, 533, 1531, KP1531)	АП4	241	122

Функциональное назначение	Подгруп- па, вид и порядко- вый номер разработ- ки	Обозначение функциональ- ного аналога	Номер рисунка
Четырехшинный приемопередат- чик с инверсными выходами (К555)	ИП6	242	123
Четырехразрядный приемопере- датчик (К555, 533, КМ555)	ИП7	243	124
Восьмиканальный однонаправлен- ный формирователь с симметрич- ным управлением (К555, 533, 1531)	АП5	244	125
Восьмиканальный двунаправлен- ный формирователь (К555, 533)	АП6	245	126
Дешифратор двончно-десятичного кода в семнсегментный (К555, 533, КМ555)	ИД18	247	127
Восьмияходовый селектор-муль- типлексор с тремя состояннями на выходе (КР531, K555, 533, 1531, 1533, KM555, 530)	КП15	251	128
Двухразрядный 4-канальный ком- мутатор с тремя состояниями на выходе (К555, KP531, 533, 1531, 1533)	КП12	253	129
Четырехразрядный селектор 2—1 с тремя состояниями (530, 533, КР531, К555, 1533)	КП11	257	130
Четырехразрядный селектор 2—1 с тремя состояниями и инверсией сигналов на выходе (530, KP531, 533, K555, 1533)	КП14	258	131
Восьмиразрядный регистр хране- ния с адресацией (К555, 533)	ИР30	259	132
два элемента 5ИЛИ—НЕ (КР531) Параллельный двончный умножн- тель 2×4 разряда (К555, 533)	ЛЕ7 ИП8	260 261	133 134
Восьмиразрядный регистр с установкой в ноль (К555, 533)	ИР35	273	135
Четыре RS-триггера-защелки (К555, КМ555, 533, 1533)	TP2	279	136
Девятиразрядная схема контроля четности и нечетности (530, 533, 1533, KP531, K555)	ИП2	280	137
Четырехразрядный двончный сум- матор с ускоренным переносом (К555, 533, КР1531, КМ555)	им6	283	138
ОЗУ на 64 бит с открытым кол- лекториым выходом (КР531)	PV9	289	139

Функцион альное назначение	Подгруп- па, внд и порядко- вый номер разработ- ки	Обозна чение функциональ- ного аналогя	Номер рнсунка
Уннверсальный 4-разрядный сдви- говый регистр (К555, 533)	ИР16	295	140
Четыре 2-входовых мультиплек- сора с запоминанием (К555, 533, 1533)	КП13	298	141
Восьмиразрядный универсальный	ИР24	299	142
регистр сдвига (530, KP531) Восьмиразрядный последователь- но-параллельный регистр сдвига	ИР28	322	143
(533) Приоритетный шифратор с во- семью входами, тремя выходами и тремя состояниями на выходе	ИВ2	348	144
(533ИВ2) Сдвоенный инверсный мультн- плексор 4—1 с тремя состояннями на выходе (К555, 533, КМ555)	KI117	353	145
Шесть формирователей на три состояния с элементом управле- иня по входу (К155)	л[110	365	146
Шесть инверторов с тремя состоя-	ЛН6	366	147
инями на выходе (К155) Шесть формирователей на три состояния с раздельным управле- имем по входу (К155)	ЛП11	367	148
Восьмиразрядный регистр на триг- герах-защелках с тремя состоя-	ИР22 .	373	149
ниями на выходе (КР531, 533, К555, 530, КМ555) Восьмираврядный регистр на триг- герах-защелках с тремя состоя- ниями на выходе (530, 533, K555, КМ555, КР531)	ИР23	374	150
Восьмиразрядный регистр с регу- лированием записи информации	ИР27	377	151
(K555, 533) Арифметическо-логическое уст-	ИК2	381	152
ройство (КР531) Восьмиразрядный последователь- но-параллельный двоичный умно- житель (533)	ИПЭ	384	153
Четырехразрядный сумматор-вы-	им7	385	154
числитель (К555, 533) Два 4-разрядных двоичных счет- чика (К555, 533, КМ555)	ИЕ19	393	155
FC		- 1	

Функциональное назначение	Подгруп- па, вяд и порядко- вый номер разработ- ки	Обозначение функциональ- ного аналога	Номер рисунка
Четырехразрядный параллельный регистр сдвига (533)	ИР25	395	156
Схема контроллера (КР531) Восьмиразрядный буферный ре- гистр (1533ИР33)	ВГ1 ИР33	482 573	157 158
Шестиадцатнразрядная схема контроля по коду «Хемминга» (533, K555)	ВЖ1	630	159
Регистровый файл 4×4 с тремя состояниями на выходе (К555,	ИР26	670	160
533, КМ555) Шесть элементов 2ИЛИ—НЕ (1530)	ЛЕ8	805	161
Шесть элементов 2И (1530) Шесть элементов 2ИЛИ (1530) Два 4-разрядных буферных реги- стра с тремя устойчивыми состоя-	ЛИ7 ЛЛЗ ИР34	808 832 873	162 163 164
инями на выходе (1533) Два логических элемента 2И—НЕ с общим входом и двумя мощны- ми транзисторами (133, K155)	JII17	75450	165
Два логических элемента 2И—НЕ с мощиым открытым коллектор-	ЛА18	75452	166
ным выходом (К155) Два логических элемента 2ИЛИ с мощным открытым коллекторным	ЛЛ2	75453	167
выходом (К155) Быстрый умиожитель 2×4 (КР531)	икі	AM25505	168
Шестиразрядный параллельный регистр с D-триггером (КР531)	- ИР18	AM25507	169
Четырехразрядный параллельный регистр с D-триггером (КР531)	ИР19	AM25508	170
Четырехразрядный двухвходовый регистр (КР531)	ИР20	AM25509	171
Двенадцатиразрядная схема контроля четиости и нечетности (KP531)	ИП10	AM93S48RC	172
Двенадиатиразрядный регистр по- следовательного приближения (133, K155)	ИР17	AT 2504	173
ОЗУ на 1024 бит (133, К155)	PV7 PT1.	93425	174
Программируемое ПЗУ на 1024 бит (530) Двунаправленный усилитель-фор- мирователь (530, КР531)	PT1A AII2	MC 9001	175 176

Функциональное назна чение	Подгруп- па, вид и порядко- вый номер разработ- ки	Обозначение функциональ- ного аналога	Номер рясунка
Элемент сопряжения МОП ЗУ ТТЛ (четыре логических элемента 2И—НЕ) (133)	ЛА15	- )	177
Два логических элемента 4И—НЕ с тремя состояниями на выходе	ЛА17	-	178
(530, KP531) Четыре элемента 2И—НЕ/ 2ИЛИ—НЕ (134)	ЛБ1		179
Два логических элемента 4И— НЕ/4ИЛИ—НЕ и логический эле- мент НЕ (134)	ЛБ2	-	180
Восьмивходовый расширитель по ИЛИ (133, K155, KM155)	лдз	-	181
Два логических элемента 2И с мощным открытым коллекторным выходом (133, K155)	ЛИ5	-	182
Мажоритарный элемент (134, КР134, 533, 1533)	лп3	-	183
Логический элемент 2—2—3— 4И—4ИЛИ—НЕ (134)	ЛР2 -	- 1	184
Три схемы переключателя (134) Сдвоенный коммутатор четырех каналов на один (134)	КП8 КП9	=	185 186
Коммутатор на 8 каналов (134) Дешифратор для управления мат- рицей 7×5 на дискретных свето- излучающих днодах (К155, КМ155)	КП10 ИД8А, ИД8Б	=	187 188
Дешифратор 3—8 для управления шкалой с заполнением (КМ155, К155)	идп	-	189
Дешифратор 3—8 для управления шкалой со сдвигом одной точки (КМ155, К155)	ИД12	-	190
Дешифратор 3—8 для управления шкалой со сдвигом двух точек (КМ155, К155)	ИД13	-	191
Дешифратор для управления ли- нейной светоизлучающей шкалой красного цвета (133, K155)	ИД15	-,	192a
Дешифратор для управления ли- нейной светоизлучающей шкалой	ИД16	-	1926
зеленого или желтого цвета (133) Декадный счетчик с фазово-им- пульсным представлением инфор- мации (К155)	ИЕI	-	193
58			

Функциональное назначение	Подгруп- па, вид и порядко- вый номер разработ- ки	Обозначение функциональ- ного виалога	Номер рисунка
Четырехразрядный полусумматор (134)	им4	_	194
ПЗУ на 256 бит со схемами управления (К155)	PE3		195
ПЗУ на 16К бит (К155, К555) Четыре накопительных элемента	PE4 PM1	=	196 197
ОЗУ на 256 бит со схемами раз-	ру5	-	198
(133, K155) ЈК-тригер (134) Миогофункциональный логичес- кий элемент для ЭВМ (К155,	ТВ13 ХЛ1	=	19 <b>9</b> 200
КР531) Миогоцелевой элемент цифровой структуры (МЭЦС-2) (134, КР134)	хЛ2	-	201
Миогоцелевой элемент цифровой структуры (МЭЦС) (134)	хлз	-	202
Четырехразрядный приемопере- датчик (533)	ИП12	- 1	203
Четырехразрядный приемопере-	ИП13	-	204
датчих с инверсными выходами (533) Двадцатичетырехразрядный по- следовательный регистр сдвига	ИР31	-	205
(1533) Дешифратор состояний (1533)	ид17	-	206

## Примечания:

Ниже приведено соответствие серий микроскем, указания, в таба. 26, их функциональным знальсям: 133/К155, КМ155— SN54/SN74; 134/КР134—SN54LS/SN74L; 530/KP531—SN54S/SN74S; 530/KP53, KM555—SN54LS/SN74LS; 1530/—SN54AS; 1533/KP1533—SN54AS; 1537/KP1533—517/F7. Микроскемы серий КМ155 в КМ555 выполнены в керамвческих корпусах, серий К155 и КМ555 выполнены в керамвческих корпусах, серий К155 и Кб55—в пастичассовых.


2. Все микросхемы серни К531, выпущенные до 1983 г., имели в коице условного обозначения бухву П (призиак пластмассового корпуса, например, К531ЛА19П). В соответствии с новой системой условных обозначений во вновь разрабатываемых сернях микросхем,


выполненных в пластмассовом корпусе, перед цифровым обозначеинем серии добавляется буква Р (например, КР565). Соответственно


нзменено обозначение серии К531П на КР531.


3. На рисунках, приведенных в табл. 2.6, в также в табл. 2.9 и 2.13, где не указаны номера выводов U<sub>вн</sub> и «общий», следует руководствоваться следующим воложением: для микроскем в 14-выводном корпусе выводы 7—ОV (общий), 14—U(Uвн); для микроскем в 20-вымодиом корпусе выводы 8—ОV, 16—U; для микроскем в 24-вы выполи корпусе выводы 10—ОV, 20—U; для микроскем в 24-вы выпом корпусе выводы 10—ОV, 20—U; для микроскем в 24-вы выпом корпусе выводы 4—ОV, 24—U, для микроскем в 24-вы корпио корпусе выводы 4—ОV, 8—U, например К155/IA18. Полное условие на при в 10-б 10 для микроскем в 24-вы со обозначение микроскемы образуется из помера серии и обозначения, указанного в графе «Подгруппа, вид. ...», например К155/IA1. Полное условие обозначение функционального выдота образуется и зо обозначения соответствующей серии КУА и помера 20, приведенного в графе «Обозначение функционального вналога», например микроскема трафе «Обозначение функционального вналога», например микроскем трафе «Обозначение функционального вналога», например микроскема трафе «Обозначение функционального вналога», например микроскема трафе «Обозначение функционального вналога».


4. Указанизе на рисунках обозначения основных функций минроссем и основных меток выводов, соответствующих ГОСТ 2.743—82 «Обозначения условные графические в скемах. Элементы цифровой техники», а также меток, отсутствующих в ГОСТ 2.743-82 и составпенных на основании его рекомендаций, приведены в приложении.































5-300





















































































6-300



1.00			
Серия микросхем	Условное обозначение корпуса		
133	401.14-4; 401.14-5; 402.16-32; 402.16-6; 402.16-16		
	405.24-1; 405.24-2; 402.16-33; 402.16-25; 402.16-18;		
	4118.24-1		
K155	201.14-1; 201.14-2; 238.16-1; 238.16-2; 239.24-1;		
	239.24-2; 2101.8-1		
KM155	201.14-8; 201.14-9; 201.16-5; 201.16-6		
130	401.14-4		
530	401.14-5; 402.16-25; 405.24-2; 4118.24-3;		
	415210.20-1; 4112.16-3		
KP531	201.14-1; 201.16-12; 201.16-16; 238.16-2; 238.24-7		
	239.24-7; 201.14-13; 2140Ю.20-1		
K555	201.14-1; 201.14-2; 2102.14-1; 238.16-1; 238.16-2		
	2140IO.20-1; 2121.28-1		
KM555	214010.20-2; 2103.16-3; 201.16-5; 201.16-6; 201.14-8		
	2103.16-4; 2102.14-2		
134	401.14-3; 401.14-4; 402.16-6; 402.16-11; 4112.16-2		
KP134	405.24-2		
KP104	201.14-1; 201.14-2; 238.16-2; 239.24-2		

Большое внимание при монтаже аппаратуры следует обращать на обеспечение помехоустойчивости микросхем. Как было указано выше (см. табл. 2.4), допустимый уровень статической помехи для большинства ТТЛ-вентилей со-

ставляет 0.4В (в полном днаназоне рабочих температур). Олнако в линиях связи и логических цепях, составленных из ряда работающих друг на друга микросхем, могут возинкать импульсные помехи. Допустимая импульсная помеха зависит от ее длительности, Из графяка зависимости Unow (типом) для микроскемы типа 155ЛАЗ (рис. 2.13) видно, что ири длительности импульса 15 нс допустимое значение импульсной положительной помехи может достигать 2 В. Импульсная помехоустойчивость практически зависит не от напряжения питания, а от числа нагрузок Краз и коэффициента объединения по ИЛИ Ков. Худшим является случай, когда в логической непи чередуется элемент с Краз= =10. Ko6=1 и элемент с Kpa3=



Рнс. 2.13. Зависимость допустимой динамической помехи от ее длительности:

— положительная помеха при Т-=125°C; — отрицательная помеха при Т--60°C =1 н Коб=8. Такие цепи нанболее чувствительны к импульсным по-

Чтобы исключить изволяетогные помеки при моггаже микроскем на пезгатырк длатах, необходимо предусмотреть билина разъемы установку развязывающих конденсаторов из расчета не менее (), 1 мм/ на одну микроскему. Для несплочения высконостастных помех разязывающие езикост (не менее 0,000 вк/0 на одну микроскему) ремямавлюще езикост (не менее 0,000 вк/0 на одну микроскему) ремонденсато на группу не более чен за 10 мкнососки.

Для увеличения помехоустойчивости удлов и блоков, выполненных па микроскемых с достаточно высоким быстродействием, к которым можно отнести практически все серии микроскем ТТЛ, следует обращать виниване на разводку питающего напряжения. При использовании мюгослойных печатных плат разводку шин «питаннее» рекомендуется производить одном слос, а шин «обшая» — в другом, соседяем, и шины располатать одна под другой. При изличии в слос езболеной длющам це експользуют для учеличения поверх-

ности общей шины.

Рассмотрим на примере серии К155 рекомендуемые правила выполнення электрических линий связи между корпусами микросхем на печатной плате. Электрические линии связи предназначены для передачи сигналов информации, синхронизации, индикации, коммутации и, как упоминалось выше, для использования в качестве шины питания и общей шины. Информационные линии связи в пределах BUILDING BRIDGHEROTCH KAK RODOWKH DENSTHORD MONTAWA. TOR STOM HEобходимо, чтобы проводники, расположенные на различных сторонах платы в соседних слоях, перекрешивались под углом 45 или 90°, Максимально допустимая длина параллельных проводников, расположенных на одной стороне платы или в одном слое (при ширине печатных проводников 0,5...1,5 мм), не должна превышать значений, указанных в табл. 2.8. При этом следует иметь в виду, что длина печатных проводников, не выходящих за пределы печатной платы, может быть увеличена на 40 % относительно значений, указанных в табл. 2.8. Информационные линии связи между платами могут быть осуществлены с помощью специальной монтажной панели (кросс-поля), выполненной в виде печатной платы.

Дляна линий связи на монтажной панели определяется как сумма значений длины, полученной с помощью табл. 2.8, и длины связи на монтажной панели. Если длина информационных линий связи превышает 20 см. их рекомендуется выполнять с помощью объемного монтажа. При длине линий связи до 20 см. для зенхнореных устройств

Таблица 2.8

		Длива	проводинк	OB, MM		
Число параллельных проводніков	при интервалах между проводниками, мм					
	0,5	1,0	1,5	3,0	5,0	
2 3 4 5	100 60 50 40	120 70 60 50	130 75 65 60	150 90 70 65	170 100 80 70	

и до 30 см для синхрониых их выполняют одиночным проводом. К выходу одного передающего элемента допускается подключать до пяти радиальных линий 1, общей длины не более 50 см. На панелях длиной от 0.2 до 1 м линии связи должны выполняться несогласованными витымя парами проводов. К выходу одного передающего элемента допускается полключение не более трех витых пар общей плиной не более 2 м. Следует иметь в виду. что при организации связи с помощью несогласованных витых пар время задержки распространения сигиалов увеличивается пропоршионально плине такой линии. На выходе передающего элемента приращение задержки распространения при включении  $\Delta t_{\rm adp}^{1,0} = 6l_{\Sigma}$ , при выключении  $\Delta t_{\rm adp}^{0,1} = 8l_{\Sigma}$ , где  $l_{\Sigma}$  суммарная длина линий связи, подключаемых к выходу передающего элемента. Здесь значения  $\Delta t_{\text{33D}}^{0,1}(1,0)$  вычисляются в наносекундах, если длина линии 1, измеряется в метрах. На выхоле линии связи 1, приращеняе задержки распространения еще более увеличивается и составляет  $\Delta t_{\text{ann}}^{0,1} = 81 + 51 \Delta t_{\text{ann}}^{1,0} = 61 + 61$ 

Обратиме провода витых пар должны быть заземлены на передающем и приемном концах. При этом длина разделенной части витой пары яе должна превышать 3 см. От несогласованной пары допускается делать отводы одиночным проводом. Суммариая длина

отводов может достнгать 20 см.

Линии связи от 1 ло 3 м, не выходящие за пределы цифрового устройства, должны выполняться согласованными витыми парами проводов. При дляне более 3 м линии связи необходимо выполнять с помощью коаксиального кабеля с водновым сопротивлением 100 Ом. Линия связи согласчется с помощью включаемого последовательно резистора R=82 Ом с допустимым отклонением сопротивления ±5 %.
Резистор должен устанавляваться непосредственно у выхода передающей микросхемы. Длина коаксиального кабеля не должна превышать 30 м. При согласованной линии связи прирашение задержки распространения на выходе передающего элемента при включении  $\Delta t_{3AD}^{1,0} = 6$  ис, а при выключении  $\Delta t_{3AD}^{0,1} = 8$  нс. На выходе линии связи задержка распространения (в наносекундах) увеличивается пропорционально длине линни связи 1 (в метрах):  $\Delta t_{ann}^{1,0} = 6 + 51$ ;  $\Delta t_{ann}^{0,1} =$ = 8+51. В отличие от рассмотренного последовательного согласова. ния возможна работа на коаксиальный кабель с параллельным согласованнем. В этом случае резястор с сопротивлением, равным волновому сопротивлению кабеля, включается «парадлельно» в конце линин связи. Для работы на кабель могут быть использованы микросхемы 109ЛИ1 и магистральные усилители К155ЛЕ6. К531ЛА16.

Микросхема 109ЛИ1—это шестивходовый логический элемент И, предназначенный для работы на низкоомиую нагрузку в качестве магистрального усялителя. Он работает непосредственно от микросхем ТГЛ и может быть пагружен на ТГЛ-входы через коаксиаль-

ный кабель с волновым сопротивлением 75 Ом.

Пример совместной работы микрослем типов 155.ПАЗ и 109.ИП и мерея кабель с водновым сопротвлением 750 м при последовательном и парадлельном согласовавить показам на рыс. 214. Длительность минульса на выходе микрослемы типа 109.ИП при парадлельном согласовании (рис. 214.4) должив быть не менее 200 ис. в при последованием согласовании (рис. 214.4) должив быть не менее 200 ис. в при последования (рис. 214.6) пр. е менее 1 мик. Максы-




Рис. 2.14. Схемы связи для коакснального кабеля при параллельном (а) и последовательном (б) согласовании, а также при работе на кабель с водновым сопротивлением 50 Ом (с)

мальная длина кабеля выбирается таким образом, чтобы педение напряжения в кабеле не превышало 50 мВ. Схема работы ИС К155ЛЕб на согласованный кабель с волновым сопротивлением 50 0м пред-

ставлена на рис. 2.14, в.

Передача виформационных святалов может быть осуществлена с помощью экрапированного провода с объявлевьной пессиой строборуощий сигнал должен быть завержам отностенью информационного из время действия переходных процессов, а диятельность винувасов убъекты действий от действий пределжения предоставления действий стробором предоставления предоставления действительного из предоставления предоставления действительного предоста

микросхемы.

Коммутационные линин связи (линия между переключательными тумблерами, контактами реле и микросхемой) рекомендуется выполнять экоанированным проводом. Лоличкается примение одиночных

проводинков длиной до 0,3 м н витых нар длиной до 3 м.

Расширенный в последние годы функциональный состав микросем серяй ТЛІ, особеню КІББ, КБОБ, ак сеге выдочения счетиков, регистров, сумматоров и элементов запоминающих устройств значительно упростил построение цифровых устройств, позволия уменьшить число висших монтальных сосанией, что в конемом счете привожчисло висших монтальных сосанией, что в конемом счете привожения, в к повышением осе выдежности.

Однако кроме стандартных схем, представляющих собой типовые узлан и блоки ЭВМ и устройств даскретной автоматики для построения аппаратуры, необходимо иметь специализированные схемы с откратым коллектором, обсепечивающие работу на нестандартную пакруму, такую как реле, нядиящиютиме ламыш викаливания, сеголизам, анини зажержки. С учетом этого в состав серий 133, К155 был в нясичены выперосхемы с открытым коллектором; 133/1л7, К155/1л37, 133/1л8, К156/1л8. Микросхемы 133/1л7, К155/1л37, 133/1л8, К156/1л8. Микросхемы 133/1л7, К155/1л7, К155/1л7, к156/1л7, такумены на коллектором; к156/1л8, могу объемы на коллектором; к кносичения патания 8 В-5. В этом рекиме времена включения в кносичены патания в В-5. В этом рекиме времена включения с открытым патания в В-5. В этом рекиме времена включения с открытым патания в В-5. В этом рекиме времена включения с открытым патания в В-5. В этом рекиме в рекиме в включения патания в В-5. В этом рекиме в рекиме в рекимена включения патания в В-5. В этом рекиме в рекиме в рекимен в в патания в в патания в в патания 
оридности микропосом, основные дана общинательные и мини-ВВМ с помощью шти минитеральной системы привеля к соданномикроскем ТТЛ с тремя состоящями на выкове (К155ЛПВ, К155ИПВ, К95ЛЛПЛ, КРЭВІЛАЛІ, КРЭВІЛАЛІ, КРЭВІЛЬНО, ПРИМЕТНОСТИВНО В ОБЩИНАТОВ В ОБЩИНАТОВ В ОБЩИНАТОВ В К156КПВ, К155КПТ, Кода в общий провод штими данажи можно передавать через ИЗ с спуратным кололектором. Милотее микрослемы кость собразть цитабоди (техно) памяти больщой смысств.

### 2.5. Микросхемы эмиттерно-связанной логики

Пифровые микроскемы змиттеряю-связанной логики (ЭСЛ) представляют собой траняисториме скемы с объединенными змиттервами и обладают по сравненно с другими типлим цифровых ЛВ наябольшмым быстрофействием и потребляемой мощностью. Вольшое быстродействие (по-другому — малое среднее время задержии распрострадействие (по-другому — малое среднее время задержии распространения) для слема ЭСЛ обусловивняется тем, что в этих элементах траняисторам работают в неняскиценом (ливейном) режиме. На вызарядле енкости нагрузки. Уменьшение времени задержии распроравения Лоситилется заких ва счет ограничения лерендая распростравения Лоситилется заких ва счет ограничения леренда распростраения достигается заких ва счет ограничения леренда распростраением достигается заких ва счет ограничения перевада распростачиности слем ЭСЛ. Из разработайных в последине получиные серия 100 и К500, лазающиеся авялогами широко извесствой зарубежной серии мССПООО (первоизакальный разработичек— фирмы Мостого)а,

напряжения.

Въхолные вмяттерные повторителя (граизисторы VTT в VT8) подключаются к источнику смещеняя уровя  $U_{\rm exp} = 2.82.6$  у срез въещине в граизисторы  $H_{\rm SI} = R_{\rm SI} = 0$  коминальни 51 Окм Адаое выхолные сиротивление селя О-Л обеспечивает согласование выхолных и входимы напряжений уровней ЛЭ при их совместной работе и возможность внегоресителение подавать синталь в кабель




Рис. 2.15. Базовый элемент ИЛИ-НЕ/ИЛИ микросхемы ЭСЛ

с волновым сопротвлеенем 50 Ом. Стема ЭСЛ подключается в источнику отрящательного выпраженяю итляния  $U_{xx}=-5.28\pm5.9$ , Коллекторные цепп задемляются. Такое включение обеспечивает мениую озвижимость выкодного напряжения от наводок по ценп инталия и лучшую помекоустойчивость. Значение перепада напряжения слеж ЭСЛ составляет (98 р. в заще помесуотойчивости 126 мВ. Отрицательные и малые по величие догические уровии скем ЭСЛ ( $U_{xx}=-0.96$  в)  $U_{xx}=-0.16$  в) не позволяют обеспечить и мето-средственную стыможу со скемами ТЛЛ. Совмествая работа микро-сем ТЛЛ и ЭСЛ существляется с помицью специальных сжем взамимых преобразователей уровней, входящих в состав всех указанных семе соей ЭСЛ существляется с помицью специальных сжем взамимых преобразователей уровней, входящих в состав всех указанных семе соей ЭСЛ существляется смощью специальных сжем соей ЭСЛ существляется с том стеме с том стеме с том с

Все входы базового ЛЭ через резисторы утечки R3—R6 с сопротивлением примерно Бо Ком подключены к петочнику отридательного напряжения U<sub>RB</sub> — 5,2 В±5 %. Такое включение позволяет оставлять в аппаратуре невспользованные вкоды неприсосиденеными. Для исключения вляяния на логическую часть схемы минульсных помех, вознакающих в кольекторых ценях минтерных повторителей в момент переключения сжемы пре работе на накоможную пагрузку, тионителей, логичае — для витенций с поческой части скомы.

Опориое напряжение U<sub>ов</sub> — 2,09 В создается специальной температурно-компенсированной схемой (транзистор VT6, дводы VD1, VD2, резисторы R8—R10) и выбирается таким образом, чтобы оно было ниже минимального напояжения «1».

Наличие на выходах схемы эмиттерных повторителей, имеющих наможе выходное сопротняление, обеспечивает как высокое быстро-действие, так и значительную нагрузочную способность схем ЭСЛ (К<sub>взз</sub>>15). Для повышения нагрузочной способности в состав инф

ровых микросхем серий ЭСЛ включены специальные схемы с большим коэффициентом разветвления (Краз = 50...100 при Си>100 пФ). Увеличение коэффициента объединения по входам может быть достигиуто за счет подключения к базовой схеме логического расширителя, однако это приводит к существенному снижению быстродействия схемы из-за значительных паразитных емкостей, поэтому схемы расширителей не включаются в состав схем ЭСЛ [1]. Рассмотрим схемы ЭСЛ более подробно.

### 2.5.1. Функциональный состав микросхем серий ЭСЛ

Функциональные возможности микросхем серий ЭСЛ велики. В этих сериях наряду с ЛЭ и D-триггерами имеются дешифраторы. мультиплексоры. ЗУ и узлы арифметических устройств. Это обеспечивает их широкое применение в быстролействующих вычислителях. Функциональный состав инфровых микросхем ЭСЛ и их аналоги приведены в табл. 2.9.

Рассмотрим подробнее назначение и особенности работы некоторых микросхем серии 100. Микросхемы 100ЛМ101, 100ЛМ102, 100ЛМ105. 100ЛМ109. 100ЛЕ106 (и соответствующие микросхемы серий К500, 1500, К1500) выполняют функции ИЛИ-НЕ/ИЛИ и по-

строены на базе основного ЛЭ.

Микросхемы 100ЛП115 и 100ЛП116 могут быть использованы как приемники парафазного сигнала с двухпроводной линии связи (при этом выводы встроенных в корпус источников опорного напряжения не используются) и как ЛЭ с постоянными напряжениями «О» и «1» на выхоле (при внешнем соединении вывода источника опорного напряжения с определенными входными выводами).
Микросхема 100HP400 представляет собой матрицу нагрузочных

резисторов (четыре резистора с номиналами 500 Ом и четыре резистора с номиналами 800 Ом), которые при соответствующей коммутации используются в качестве нагрузки на несогласованных входах

логических схем серин.

Микросхема 100ТМ130 (рис. 220, табл. 2.9) представляет собой два D-триггера, снабженных входами установки (S), сброса (K), сихронизации (Св) и общим входом синхронизации (С). Прием информации с входа D осуществляется в течение времени, когда C=0. Cr = 0. при этом любое изменение информации на вхоле D передается на выходы триггера. Запоминание информации осуществляется в момент перехода сигнала на входе С из состояния «0» в состояние «1». При Сп=1 триггер блокируется по входу С. Принудительная установка триггера в состояние «1» (вход S) и сброс (вход R) производятся при C=C=1, при этом сигнал на входе D не влияет на состояние триггера. При управлении триггером по входам R и S импульсы установки и сброса не должны перекрываться по времени,

Микросхема 100ТМ134 в отличие от 100ТМ130 имеет два информационных входа D1 и D2 и дополнительный селекторный вход S. При подаче «1» на вход S записывается ниформация только по входу D1, при подаче «О» на вход S запись ниформации происходит только по входу D2.

Функциональное назначение	Подгруппа, вид и поряд- ковый номер- разработки	Обозначение функционального виа- лога	Номер рисунка
Четыре логических элемента 2ИЛИ-	ЛМ101	101	1
НЕ/2ИЛИ (100, 500, К500, К1500) Три логических элемента 2ИЛИ—НЕ и логический элемент 2ИЛИ—НЕ/ 2ИЛИ (100, 500, К500, К1500,	ЛМ102	102	2
1500) Два логических элемента 2ИЛИ— НЕ/2ИЛИ и логический элемент 3ИЛИ—НЕ/ЗИЛИ (100, 500, К500,	ЛМ105	105	3
K500M, K500T) Два логических элемента ЗИЛИ—НЕ и логический элемент 4ИЛИ—НЕ (100, 500, K500, K500M, K500T)	ЛЕ105	106	4
Три логических элемента ИСКЛЮ- ЧАЮЩЕЕ ИЛИ—НЕ/ИЛИ (100, 500, K500, K500M, K1500, 1500)	ЛП107	107	5
Два логических элемента 5ИЛИ— НЕ/5ИЛИ, 4ИЛИ—НЕ/4ИЛИ (100, 500, K500, K500M)	ЛМ109	109	6
Два логических элемента ИЛИ с мощным выходом (100, 500, K500, K500M, K500T)	ЛЛ110	110	7
Два логических элемента ИЛИ-НЕ с мощным выходом (100, 500, K500)	ЛЕ111-	111	8
Три приемника с линии (500, K500, K500M, K1500, 1500)	ЛП114	114	9
Четыре приемника с линии (100, 500, К500)	ЛП115	115	10
Три приемника с линии (100, 500, К500, К500М, К500Т)	лп16	116	11
Два логических элемента 2—3ИЛИ— 2И—НЕ/2—3ИЛИ—2И (100, 500, K500, K500M, K1500)	ЛК117	117	12
Два логических элемента 3—3ИЛИ— 2И (100, 500, К500, К1500, 1500)	ЛС118	118	13
Логический элемент 3—3—3— 4ИЛИ—4И (100, 500, K500, K1500)	ЛС119	119	· 14
Логический элемент 3—3—3— ЗИЛИ—4И—НЕ/3—3—3—ЗИЛИ— 4И (100, 500, К500, К500М).	ЛК121	121	15
Преобразователи уровня (100, 500, K500, K1500)	ПУ124	124	16
Преобразователи уровня (100, 500, K500, K1500, 1500)	ПУ125	125	. 17
Возбудитель линии (100, 500, К500) Приемник с линии (100, 500, К500)	ЛП128 ЛП129	128 129	18 19


Функциональное назначение	Погруппа, вид и поряд- ковый номер разработки	Обозначение функционального аналога	Номер рясунка
Два D-триггера (100, 500, К500,	TM130 ·	.130	20
К500М, К1500, 1500) Два D-триггера (100, 500, К500, К500М, К500Т, К1500)	TM131	131	21
Четыре D-триггера-защелки (100, 500, К500, К500М, К500Т)	TM133	133	22
Два D-триггера (100, 500, К500, К500М)	TM134	134	28
Два ЈК-триггера (100, К500, К500М) Универсальный двоичный счетчик	ТВ135 ИЕ136	135 136	24 25
(100, 500, К500, К1500) Уинверсальный десятичный счетчик (100, 500, К500)	ИЕ137	137	26
Универсальный регистр сдвига (100, 500, K500, K1500, 1500)	ИР141	141	27
ОЗУ на 256 бит (256×1) со схемами управления (100, 500, К500)	PV410	144	28
ОЗУ на 64 бита (16×4) со схемами управления (100, 500, К500)	PV145	145	29
ОЗУ на 64 слова по одному разряду (100, 500)	PV148	148	30
Программируемое ПЗУ на 1024 бит (500, K500)	PE149	149	31
Двенадцативходовая схема контро- ля четности (500, К500, К500Т, К1500, 1500)	ИЕ160	.160	32
Трехразрядный дешифратор низкого уровия (100, 500, K500)	ИД161	161	33
Трехразрядный дешифратор высокого уровня (100, 500, K500)	ИД162	162	34
Восьмиканальный мультиплексор (100, 500, К500)	ИД164	164	35
Кодирующий элемент с приоритетом (100, 500, К500)	₩B165	165	36
Четыре D-триггера с входными муль- типлексорами (100, 500, K500)	TM173	173	37
Схема быстрого переноса (100, 500, К500, К1500)	ИП179	179	38
Сдвоенный высокоскоростной сум- матор-вычислитель (100, 500, K500, K1500)	ИМ180	180	39
Арифметическо-логическое устройство на 16 операций с двумя четырехбит- ными словами (100, 500, К500, К1500)	NU181	181	40
Два логических элемента ИЛИ с мощным выходом (100, 500, K500, K500T)	лл210	210	41
	- 1		


	11 poo	олжение те	10A. Z.9
Функциональное назначение	Подгруппа, вид и поряд- ковый номер разработки	Обозначение функционального вналога	Номер рисунка
Два логических элемента ИЛИ—НЕ с мощным выходом (100, 500, K500, K500T)	ЛЕ211	211	42
Три приемника с линии (100, 500, К500, К500М, К500Т)	ЛП216	216	43
Два D-тригтера (100, К500, К500М, К500Т)	TM231	231	44
ОЗУ на 1024 бнт (1024×1) со схе- мами управления (100, 500, K500, K1500, 1500)	PУ415	415	4/5
Четыре магистральных передатчика со стробированнем (К1500, 1500)	ЛП112	100 112	4.6
Шестиканальный магистральный передатчик (К1500)	BA123	100 123 .	47
Шестиразрядный регистр хранения (К1500, 1500)	ИР151	100 151	48
Сдвоенный восьмивходовый мульти- плексор (К1500, 1500)	KIT163	100 163	49
Девятиразрядная схема сравнения (К1500)	CIT166	100 166	50
Универсальный дешифратор (К1500, 1500)	иД170	100 170	51
Схемы интерфейса (К1500) Трн логических элемента ИЛИ—НЕ с мощным выходом (магистральные усилителы) (500, К500, К500М)	ИП194 ЛЕ123	100 194	52 53
Девятиразрядный буферный вентиль (К1500, 1500)	ЛП122	-	54
Блок маскнруемого объединения (К1500, 1500)	ИП156	-	55
Четыре двухвходовых мультиплексо- ра с защелкой (К1500, 1500)	КП155	-	56
Шестиадцативходовый мультиплек- сор (К1500, 1500)	КП164	-	57
Трехразрядный четырехвходовый мультиплексор (К1500, 1500)	КП171	-	58
Программируемое ПЗУ на 1024 бит (256×4) (500, К500, К1500)	PT416	-	59


#### Примечания:


Индекс М означает, что микросхемы находятся в керамических корпусах 201.16-5, 201.16-2, индекс Т — в керамических корпусах 201.16-8, 201.16-1.


92























Рис, 2,16, Условные графические обозначения (a) и временные днаграммы работы (б) микросхемы 100ТМ131

Микросхема 100ТМ131 (рыс. 2.16, а) представляет собой для добинды  $\Sigma$ -ритегра тиля ше с раджельными входами устявовки S, сброса R, снихронивации  $\overline{C}_{\rm E}$  и общим входом синхронивации  $\overline{C}_{\rm E}$  и общем ведомый S (slave) гритер хранит наформации, принятую из тритер в предакция такто. Запоминацие информации, арингер S о соголящея 40 в состоящия 40 м состо

Для осуществлення счетного режима необходимо соединить выход  $\overline{C}$  со входом D и подать счетные имиульсы на вход C или  $\overline{C}_{B^+}$ Принудительная установка (S) и сброс (R) осуществляются в либой момент времени независямо от состояния других входов триг-

repa.

7\*

Микроскема 100ТМ133 (рвс. 22, табл. 2.9) представляет собой четире D-тритгера со стробирующими элементами на входах тритгеров. По парам гритгеро элементы стробирования разделены входами стробирования С д. общим входом синкронизации с входа в производител от делего элемента. Запоминания синбаром на вкодо семы может быть заболожирована синталом «1» на входа с раздельной синкронизации всех тритгеров по общему входу С стояние «Ф». При синкронизации всех тритгеров по общему входу С на входах раздельной синкронизации положен быть уставляем «1» раздельной синкронизации положен быть уставленой синкронизации должен оставаться неполаключенным или на него необходимо подать синтал «1».

Для обеспечення правильной работы триггеров необходимо учитывать ряд дополнительных параметров, показанных на временных

99

диаграммах:  $t_{10}^{10}$ ,  $t_{10}^{10}$  — минимально допустниое время западывания фонта или среде вы сигнала на входах D или S по отпошению к положительному фроиту минульса сиккронизации;  $t_{10}^{10}$ ,  $t_{10}^{10}$ ,  $t_{10}^{10}$ , топо до на входах D или S по отпошению к положительному фроиту минульса сиккронизации;  $t_{10}^{10}$ ,  $t_{10}^{10}$ 

Микроскома 100ИД164 (рис. 35, табл. 29) представляет соблю Канальний мультипелесор с входом запрета W, выполненный на базе основных ЛЭ. Наличие входа запрета позволяет организовать ТАЖНОЕ ИЛИ выгодов стем для мультипелесирования бобъединета и представляет собоб комбинации деяти ЛЭ, реализующих функцию ИСКЛЮЧАЮЩЕЕ ИЛИ. Схема предназначена для формирования инмульсов четности ими предоспеция четности слов данной до 12 бит. Выходное наприжение соответству-

Микроскема 100ИПП79 является блюком бистрого перевное н предванячена для совместного использования с минтроскемой 100ИПП81 в бистродействующих арифметических устройствах, расботающих со словамы больной длины. Микроскема 100ИПП81 (рис. 40, табл. 25) — быстродействующее универсальное дандоления 16 дотических Учекций в 10 допиментаций дандоления 16 дотических Учекций в 10 допиментаций спосаций дандоления 16 дотических Учекций в 10 допиментаций спосаций то применения предоставления проставления приментаций деятельного предоставления предоставления приментаций деятельного предоставления предоставления деятельного деятельного предоставления деятельного предоставления деятельного предоставления деятельного де

с двумя 4-разрядиыми числами.

Входы АО—АЗ и ВО—ВЗ— информационные (см. рис. 40, д. 92). Входым евремение А и В в схемах положительной лотии подаются в дополнительном коде, выходияв функция У в этом случае также формируется в дополнительном коде. Примой код АЛУ в схеме отриштельной лотики (верхиему угровню соответствуто 40», инжиму—«1»). Входы SO—S3 используются для задания кода выполняемой операции. В зависимости от сигнала и в входе М угройство выполняет лотические заим врифентические операции. В В схему АЛУ встроены цени възможно выугрението перепоса. Вход С фолумируется сигнал переноса в следующий разряд.

Совместное использование микроскем 100ИП18 в 100ИП179 (рис. 38, таба. 29) позволяет для 32-разрадных слов почти вдоос сократить время выполнения арифметических операций. В режиме работы с ускореными перепосом применяются вырабитывемые в АЛУ для дополнительных синталя путипового перепоса (выходы и и х.) в режименениях для собратываемые предоставляющих для собраты в постоя предоставляющих для собраты по предоставляющих для собраты по предоставляющих для собраты по работы микроскам серия 100 и 133, 155 непользуются микроскам сремя 100 и 135, 155 непользуются микроскам сремя 135 непоработы престоя 135 и микроскам 135 непорабрамателя уровия для перехода от микроскам

ТТЛ к мнкросхеме ЭСЛ, и 100ПУ125 (рис. 17, табл. 2.9), представляющая собой четыре 2-входовых преобразователя уровня для пе-

рехода от микросхем ЭСЛ к микросхемам ТТЛ.

Пои проектировании функциональных удоов с применением семе преобразователей уровен об  $U_{\rm out}^{\rm out} < 0.5$  В) несколько больше уровия «б микроскем ТТЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько больше уровия «б микроскем ТТЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько больше уровия «б микроскем ТТЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько больше уровия «б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько больше уровия «б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько больше уровия «б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько больше уровия «б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько больше уровия «б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько б микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько в микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько в микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько в микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько в микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько в микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько в микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько в микроскем ТПЛ ( $U_{\rm out}^{\rm out} < 0.5$  В) несколько в микро

## 2.5.2. Основные электрические параметры микросхем серий ЭСЛ

Пифровые микросхемы ЭСЛ кроме объячного перения электрических паражетров, типичных для других пифровых сме, имеют также сообые статяческие паражетры: якодиме и выходиме пороговые напряжения. На рыс. 2,17 приведения типовые передагочике характеристики основного л79 серяй 100, К500 по прямому и инверсному выходам. С помощью этих графиков можно дать определения следующим паражетрам микросхем ЭСЛ:  $U_{\rm IROP}$  и  $U_{\rm IROP}$  водиме передому протовые напряжения;  $U_{\rm IROP}$  водиме напряжения;  $U_{\rm IROP}$  водиме напряжения;  $U_{\rm IROP}$  водиме напряжения статической помехору-той-инворгог.  $U_{\rm IROP}$  в водиме передому и  $U_{\rm IROP}$  в той-инворгог.  $U_{\rm IROP}$  в той-инворгог.  $U_{\rm IROP}$  в той-инворгог.  $U_{\rm IROP}$  в  $U_{\rm IROP}$  в

С учетом малых значений выходиях логических уровней и невъемного технологического разброеа помивалаю элементов (следовательно, и электрических параметров ключей) для микроскем ЭСЛ установлены массимальные и минемальные значения параметров, определяющих передаточную характериству (табл. 2.10). Эти параметры соляетствуют: долустимым статическим помежам (при —10 <<675 °C)  $\Omega_{\rm cons}^{\rm 2}$ -125 мВ,  $\Omega_{\rm cons}^{\rm 2}$ -155 мВ; отключение выходных уровней «1 в сФ (при  $t=25^{\circ}$  °C)  $\Delta U_{\rm back}^{\rm 2}$ -250 мВ,  $\Delta U_{\rm back}^{\rm 2}$ -36 мВ; элемерсключения напражения (при  $t=25^{\circ}$  °C)  $\Delta U_{\rm back}^{\rm 2}$ -36 мВ; элемерсключения напражения (при  $t=25^{\circ}$  °C)  $\Delta U_{\rm back}^{\rm 2}$ -37 мВ.

Малое выходное сопротняление эмиттерного повторителя обеспечивает высокую нагрузочяную способность микроскем ЭСЛ по постоянному току. Однако реальная нагрузочная способность в динамическом режиме за счет входной емкости схемы и емкости мож-

тажа уменьшается до Кора = 15.

Рассмотрим дипамические параметры микроскем ЭСЛ. Основным параметром, определяющем дипамические свойства микроскем, являемства время задержки распространения при включении и выключении ( $\frac{1}{4}$ ,  $\frac{1}{2}$ ,  $\frac{1}{4}$ ,  $\frac{1}{2}$ ). Микроскемы ЭСЛ — самые быстролействующие цифровые микроскемы Три кормальных условиях и сопротивления

	Значение параметра при температуре, °С					
	-10		25		75	
Параметр .	миш. мальное	March- Marbioe	малия- мальное	макси- мальноз	мальное	мажси- мальное
U <sub>Sых.пор</sub> , В	-1,040	-	-0,980	_	-0.920	_
Ul Bala, B	-1,020	-0,860	-0.960	0.810	-0,900	-0,720
U <sub>вых. пор</sub> , В	-	-1,650	-	-1,630	-	-1,605
U <sub>BMX</sub> , B	-1,880	-1,670	-1,850	-1.650	-1.830	-1,625

нагрузки  $R_n$ =51 Ом типовое значение времени задержки распространения для них составляет 7 вс. Время задержки измеряется на уровне 50 % полного логического перепада напряжения при переключении схемы.

Из жарактеристик зависимости диванических параметров от характера нагрузки, приведенных на рис. 2.18, видно, что наибольшее влияние на задержку распространения оказывают изменения напражения питания, напряжения смещения уровия и увеличение емкостной нагрузки.




Рис. 2.17. Передаточная характеристика основного логического элемента микросхемы ЭСЛ:

выход ИЛИ—НЕ, ——— выход ИЛИ




Рис. 2.18. Зависимости динамических параметров микросхем ЭСЛ от резистивной нагрузки (a), емкостной нагрузки (b), напряженяя источника питания (a); напряженяя концения уровия (a) и температуры (a)

Рассматриваемые серии микроскем ЭСЛ 100, К500 кмеют вдеитичные электрические параметры и стлагалоста гольно функциоияльным составом, типом корпуса и условиями эксплуатация. В табл. 2.11 приведены значения эксплуатационных электрических параметров основного. ЛЭ серий 100 и К500 в диалаэоне температур. Предельно допустимые режимы эксплуатация для серий ЭСЛ приведены инже:

Максимальное напряжение питания, В . — 7 (в течение 5 мс) Минимальное напряжение на входе, В . 0 . 5 мс) Минимальное напряжение на входе, В . — 5 ,5 мс максимальний выходной ток, мA . 40

# 2.5.3. Некоторые особенности применения микросхем серий ЭСЛ

Рассмотрим сообенности применения микроскем ЭСЛ на примере серии 100. Как уже отмечалось, схемы ЭСЛ имеют отрицательное наприжение источника питания  $\mathbf{U}_{n}=-5.2$  В.±5 %, и, как следствие, отрицательные наприжения логических уровмей. Кроме того, логические уровни схем ЭСЛ малы по абсолютному внячению  $\mathbf{U}_{n \mathbf{M} \mathbf{X}}^{n}=-1$  В и  $\mathbf{U}_{n \mathbf{M} \mathbf{X}}^{n}=-1.6$ 5 В. Все это не позволяет леносредствение оседиятьт

	Значение	Темпера-	
Параметр	мини- мальное	макси- мальное	тура окру- жающей среды, °С
Входной ток «О» I 0 мкА	0,5	_	25
Входной ток «1» I 1, мкА	_	265	25
Выходное пороговое напряжение «1» U <sup>1</sup> <sub>вых. пор</sub> , В	-0,92 -1,04	=	75 —10
Выходное пороговое напряжение <0> $U_{\rm nsix.nop}^0$ , B	= 4	-1,605 -1,650	75 —10
Выходное напряжение «1» U 1 вых. В	-0,9 -1,02	-0,72 -0,86	75 —10
Выходное напряжение «0» U вых. В	-1,83 -1,88	-1,625 -1,67	75 —10
Ток потребления Іпот, мА	_	25	75
Время задержки распространения при включении t 1.0 апр, нс	-	2,9	25
Время задержки распространения при выключении t <sup>0,1</sup> <sub>зяр</sub> , нс	-	2,9	25
Коэффициент разветвления по выходу	_	15	75
Мощность потребления Рпот, мВт (на элемент ИЛИ—НЕ/ИЛИ)	- 1	35	25

входы и выходы микроскем ЭСЛ: с микроскемами ТТЛ или с микроскемами, выполнениями в м МОП-структурах. Для взаямной стыковые скем с различными по величине логическими уровнями на выходе слюдует применять специальные скемы преобразователей 100ГБУ124, 100ГБУ25, При монтале яппаратуры на микроскемах серия 100 (дороже клужует выходы остановляют сооблагания).

Нектольнование входы микросхем 100ЛПП15, 100ЛПП16 должни быть подключем к источнику опорного маряжения (вымод 9 микросхемы 100ЛПП16 в вымод 11 микросхемы 100ЛПП16 в вик к наряжению ногочика питанам  $U_{\rm RH}=-5.2$  В 25.5 %. Некользованизе входы микросхемы  $U_{\rm RH}=0.2$  В 25.5 %. Некользованизе входы микросхеми  $U_{\rm RH}=0.2$  В 25.5 м года. В подключения и  $U_{\rm RH}=0.2$  в 10.5 в 25.5 м года. В подключения  $U_{\rm RH}=0.2$  в 10.7 м года  $U_{\rm RH}=0.2$  м года

Рассмотренные микросхемы ЭСЛ допускают объединение их по




Рис. 2.19. Схемы объединения микросхем ЭСЛ по выходам в МОН-ТАЖНОЕ ИЛИ (а) в МОНТАЖНОЕ И (б) и схемы объединения прямого и инверсного выходов (в)




Рис. 2.20. Схема передачи сигналов от нескольких микросхем ЭСЛ по одной общей шине связи (a) и временные диаграммы (б)

прямым и инверсным выходам в МОНТАЖНОЕ ИЛИ или МОНТАЖНОЕ И с коэффициентом объединения  $K_{of}$   $_{out}<4$ , а также объединение прямого выхода с инверсным (рвс. 2.19). Последний способ объединения позволяет принимать и передавать сигналы от нескольких элементов по одной общей линин связи (рвс. 2.20, а).

Следует иметь в виду, что при увеличении числа объединений по выходу наменяются уровив Выходилого аварижения, что приводит к снижению пометорустойчивости микросхем. Кроме того, в схемах, объединениях в МОНТАЖНОЕ ИЛИ, при переключения хотя которы может в при пределяющей пределяющей пределяющей при пределяющей 
Как уже отмечалось, микросхемы ЭСЛ ниеют довольно высокую нагрузочную способность (Краз > 10), что объясияется малым выходным сопротивлением эмиттерных повторителей, которыми снабжены вентили, и вебольшими значениями входйого тока (менее 265 мкд), в пределах одлой платы магрузочияя способность возрастает до  $K_{\rm cas}=20$ , а для микросхем 100ЛПП10, предизаначениях для работы одновременно на три линие перевачи,  $K_{\rm cas}=30$ . Выход тритерных схем рекомендуется натружать не более чем на шесть входов микро-кем-натрумо. К выходу схем, объединенных в МОПТ-ЖКПОЕ ИЛИ, этом следует учитымить синжения уровия выходного инпражения и учеличение променя за съем объединенных и учеличение променя за съем работы выходного инпражения и учеличение пременя за съем распражения.

При работе ЛЗ на резінстор є поміналом R<sub>m</sub>=51 Ом (при U<sub>svy</sub> = 2 В) прирашение задержик при подключенни одного входа ИС-пагружня составляете 0,1 не, а паменение длягольности фронта маходного сиглала при увеличення нагрузам от 1 до 10 кодов не превышают до до 10 кодов не превышают до 10 кодов на предышают до 10 кодов на превышают до 10 кодов

ключаемые =-20 В

Совместное использование микросхем ЭСЛ и ТТЛ (рис. 2.21) позволяет строить узлы специального назначения. На рис. 2.21, а приведена схема индикации, построенная на микросхемах 100ПУ125 (D1) (серня ЭСЛ) и 133ЛА7 (D2) (серня ТТЛ) с использованием в качестве индикатора лампы накаливания НСМ 6.3=20. Учитывая высокое быстродействие микросхем ЭСЛ, особое винмание следует обратить на выполнение линий связи между отдельными микросхемами, а также платами, узлами и блоками. Ранес были рассмотрены микросхемы 100ЛП115 в 100ЛП116, представляющие собой приеминки парафазных сигналов с двухпроводной линии связи. Однако передача информации между отдельными платами может осуществляться и однофазными сигналами (рис. 2.21, б). При поступлении однофазного сигнала с выхода микросхемы серии 100 (D1 - D3) на один из входов микросхемы 100ЛП115 (D5 - D7) или 100ЛП116 на второй вход должно подаваться опорное напряжение, вырабатываемое микросхемой 100ЛП115 (вывод 9) или 100ЛП116 (вывод 11), расположенной на плате, с которой передается сигнал (рис. 2.21, 6). Один источник опорного напряжения на передающей плате (D4) может быть нагружен не более чем на 10 входов. Каждая микросхема 100ЛП115 или 100ЛП116 может использонаться как источник опорного напряження (D4) при передачах за пределы платы и как приемник сигнала с линии связи (D5 - D7). Линия передачи опорного напряжения должна быть развязана на передающем и приемном концах конденсатором емкостью не менее 1000 пФ.

В пределях одной платы рекомендуются три основных способа связи между элеменатами. Последовательный способ применется при диние линин связи между ИС-источником сиглала и нагрузочным решегором пе более 200 мм. Вколь этой линин связа линин связа между и между и между на предерживательного предоставляется и предоставляется и предоставляется и предоставляется и предоставляется предо




Рис. 2.21, Некоторые схемы включения микросхемы ЭСЛ:

a — схема индикации; b — схема передачи информации между двумя платами устройства; a, e — последовательный и параллельный способы согласования и параллельный способы согласования следу приметальный способы согласования следу приметальных способы согласования следу приметальный способы согласования следу приметальных сл

доточенном способе связи от точки подсоединения нагрузочного резистора в конце линии связи дляной 200 мм отходят линии связи ланной точко 200 мм и мужения подстамами дотожения подстамами.

Таблина 212

				1 0	ОИНЦА 2.12
р, Ом	R <sub>s</sub> , Om	R <sub>ar</sub> On	p, Om	R <sub>1</sub> , O <sub>M</sub>	R <sub>2</sub> , O <sub>M</sub>
50 75	81 121	130 195	100 150	162 243	260 390

миналыя R<sub>1</sub>,=43 Ом в R<sub>2</sub>=240 Ом (при последовательном согласования) и R<sub>2</sub>=51 Ом (при парадальном согласования) полуженется другой способ парадального согласования (с помощью двуг ременторов R<sub>1</sub> и R<sub>2</sub> подключения к воиме ливия) с использованием напряжения источикає смещения уровия U<sub>m</sub>, y=−5,2 В±5 %, к сотрому подключается ревкиторо R1 с Ресуютора (1 и R2 в заявкимости от волнового сопротивления линии приведены в табл. 2.12.

### 2.6. Цифровые микросхемы на МОП-транзисторах

За последнее десятьлетие широкое распространение получили микроскомы, основанием на полемых структура. Эти структуры названы так потому, что их работа основаная на регуляровании уровим тока в приповерхностном слое полупроводиимского материала за счет винария поперечного электрического поли на проводимость капала. В цифровых микросских практическое применение получили полеме транисторы составление получили полеме транисторы с последной изобразованием применение получили полемент по пределением 
Траизисторы МОП делятся на два вида: с встроенвыми (летрованными) и нидупируемыми кавлами (рыс. 229). В траизисторах последнего типа канал создается (нидупируется) под действием упражижицет напряжения, подваемого на этвор. С ростом этгог напряжения канал обогащается носителями. В траизисторах с встроенным каналом он создается технологическим путем. По тялу проводимости полевые траизисторы делятся на траизисторы с каналами о- и п-типо».

В отличие от биполярных в МОП-транзисторах ток в канале




Рис. 2.22. Поперечное сечение МОП-структуры с нидуцируемым (а) и встроенным (б) каналами

Рис. 2.23. Схемы инверторов на МОП-транзисторах с каналом *p*-типа (а), *n*-типа (б) и на КМОП-транзисторах (в)

перепосится основными носителями. Транзисторы типа MOII прасставляют собо четырежаетродный полупроводинской прибор, Истоком называется электрод, от которого начинают движение сновные несителна в канаде, стоком — электрод, к которому выягиотся основные иссители, затвором — управляющий электрод. Четвертый электрод помседием к подложее — полуповодинской областы, на

 электрод присоединен к подложке которой изготавливается траизистор.

Прикладывая напряжение к затаору, можно изменять ток в измале (при постовнюм напряжения на столе), а завчит, менять сопротивление кеняла. Траизисторы МОП-тива в отличие от биполяриях
правляются напряжением и в этом смилсе вакляются наплогом элехтронных ламп. На рис. 2.23 показани три варианта выполнения слеми НЕ из мОП-траизисторах с видупируемыми каналами. Микросхемы на МОП-траизисторах внеют ряд преимуписта по сравнению
с обполяриным схемами. Они конструктивно просты, технологичны,
меня об траи высоку помежуются и можно просты, технологичны,
подложим по сравнению с биполарным каному. Это повымогие получить микросхемы с числом эквивалентных ключей до 100 000 на одмикросхемы с числом эквивалентных ключей до 100 000 на одмикросхемы с числом эквивалентных ключей до 100 000 на од-

Большнистю выпускаемых в настоящее время цифровых микроскем на МОП-травлясторах соновано на МОП-травлясторах с индуцируемыми кинальны р-типа, или, как их еще называют, на р-канальных трависторах. В последяне тоды получили распостранение микроскемы на комплементарных МОП-транзясторах (КМОП), а также на п-канальных транзясторах. Рассмотрим более подробно а также на п-канальных транзясторах. Рассмотрим более подробно

микросхемы на МОП-транзисторах.

### 2.6.1. Принцип работы микросхем на р-канальных МОП-транзисторах

Рассмотрим принцип работы МОП-траизистора с нидущирумым рыпаном (ме. 224). Если к структуре не приложени наприжения наприжения, р-п переходы, образованные областями стока, истока и подложком, закрити (П. На гранные раздела между подлужности и дизлектриком образуется отрицательный заряд подвижных электроком, уравновешивающий положительный заряд подвижных электроком давеля полутроводника поставляющий подвижными заряд подвижных электроком разделя полутроводника покекса SIO, При подвиж отрицательного наприжения на применения 
При определенном напряжения на затворе, когде в области канала изкопится достаточное количество дырок, тип проводимости поверхности раздела станет дырочным и области р-типа окажутся соединенными друг с другом посредством инверсновного слоя с проводимостью р-типа. Этот слой и служи каналом (рис. 224, е).

Изменяя отрицательное напряжение на затворе, можно модулировать количество носнтелей (дырок) в области капала, т. е. регуинровать протежвющий в канале ток. Капал транзистора наолирован




Рис. 2.24. МОП-транзисторы с индупируемым р-каналом:

— в — пазличные степени обогащения каз нала: с- режим насыщения (длина канала уменьшается)

от основного объема подложки высокоомным слоем запяда. Если на подложке изготавливается несколько траизисторов, можно пренебречь их взаимным влиянием. Для управления проводимостью канала может быть использована подложка. Отрицательное напряжение, приложенное к подложке, приводит к отпиранию р-и переходов между подложкой и областями стока и истока. Положительное напряжение увеличивает толщину объемного заряда, уменьшает проволимость канала, а при дальнейшем увеличении может привести

к полному исчезновению канала.

8)

Напряжение на затворе, при котором между стоком и истоком появляется индушируемый канал, называется напряжением отпирання Uотп. Под действием раности потенциалов между стоком и истоком в канале траизистора протекает определенный ток стока Іс-Когда напряжение на стоке U<sub>C</sub> мало, ток I<sub>C</sub> прямо пропорционален приложенному напряжению и изменяется по линейному закону. При увеличении UC ток IC растет, так как увеличивается электрическое поле вдоль канала. Однако одновременно UC будет компенсировать напряжение, приложенное к затвору, что вызовет уменьшение тол-щины канала около стока (рис. 2.24, г), т. е. уменьшение его проводимости, и приведет к отклонению зависимости Іс (Uc) от линейного закона. Кроме того, повышение Uc приводит к увеличению разности потенциалов между каналом н подложкой, что, в свою очередь, вызывает изменение толщины объемного заряда вдоль канала. Пальнейшее увеличение Ic приводит к уменьшению длины канала и насыщению I<sub>C</sub>. Условие насыщения определяется выражением | U<sub>cra</sub>| ≈ ≈ |Ua]-|Uoru|.

Рассмотрим примеры построения цифровых микросхем на основе р-канальных МОП-транзисторов. Существуют и достаточно широко применяются три типа схем на МОП-транзисторах: статические, квазистатические и динамические. В схемах квазистатического и динамического типов используется высокое входное сопротивление МОПтраизисторов и способность паразитной емкости затвора длительное время сохранять заряд и уровень напряжения на затворе, Схемы этого типа применяются для построения триггерных устройств, регистров и счетчиков, но основная область их применения - создание схем памяти [3].


#### 2.6.2. Статические схемы на р-канальных МОП-транзисторах<sup>1</sup>

На рис. 2.25 представлены схемы базовых ЛЭ, выполняющих функции И— НЕ, ИЛИ— НЕ. Для простоты здесь и на последуюших рисунках не показаны цепи подложки, которая, как правило, соединяется с истоком траизистора. В переключательных схемах с общим истоком, построенных на р-канальных МОП-траизисторах, используется отрицательное напряжение питания целей стока. Это схемы отрицательной логики. Схемы, приведенны на рис. 2.25, а. б. содержат два переключательных траизистора VT1, VT2 и один нагрузочный VT3. Затвор нагрузочного транзистора может быть подключен к источнику напражения смещения, имеющему обычно более высокое напряжение (по абсолютной величине), чем напряжение. коммутируемое ключевой схемой. Чаше всего затвор нагрузочного траизистора соединяется с источником напряжения питания стоковых цепей.

Для реализации функции И — НЕ (рис. 2.25, а) траизисторы VT1, VT2 соединены последовательно с нагрузочным транзистором VT3, образуя так называемое ярусное включение. Ток через траизистор VT3 может течь лишь при условии, что транзисторы VT1 и VT2 открыты, т. е. при налични сигналов на обоих входах схемы И - НЕ. Число переключательных транзисторов (коэффициент объединения по входу Кобы) может быть увеличено, однако обычно оно не превышает четырех. Благодаря высокому входному сопротивлению МОП-траизисторов (Rex > 10<sup>12</sup> Ом) цифровые микросхемы, построениые на их основе, имеют высокую нагрузочную способность (Кто > 10...20). Нагрузочная способность ограничивается лишь сиижением быстродействия ключа при росте числа нагрузок, так как увеличивается постоянная времени заряда паразитной емкости нагрузки током, протекающим через нагрузочный траизистор. При Криз = 10 паразитная емкость нагрузки Сп = 20 пФ, а максимальная рабочая частота равна 110 кГи.

Схема ИЛИ — НЕ (рис. 2.25, б) образуется парадлельным соединеннем переключательных транзисторов и подсоединением их объедниенных стоков к истоку нагрузочного транзистора VT3. Здесь путь току через транзистор VT3 открывается при включении одного из транзисторов (VT1 или VT2), т. е. при наличии сигнала на одном

Указанные схемы приведены, как один из этапов развития технологии микросхем. В настоящее время микросхемы на рМОП-траизисторах в новых разработках не применяются, их заменили на микросхемы на пМОП-транзисторах,



Рнс. 2.25. Принципнальные схемы базовых логических элементов для р-канальных МОП-транзисторов и их функциональное обозначение: α – и-НЕ, 6 – или-НЕ, в – и-или-НЕ, г – НЕ с буферным выходом

из входов схемы ИЛІИ— НЕ. Часло входов (козффициент объединения по входу К<sub>ФДИИ</sub>) засель может бать вдюе больше, чем у последовательных (многоврусных) схем, и достигает 10. Объясивется то тем, что у парадлельных микроскам нив ИЛИ— НЕ число К<sub>ФДИ</sub>И ограничивается лишь сивкемием высокого уровия напряжения за счет падения манарижения на ватруаме от сумырного тока утечки в ценку сток — негом входиму транастором. Поскольку этот от очень мал. К<sub>ФДИИ</sub> может достигать 10. Учеличение нес числа по счеты мал. К<sub>ФДИИ</sub> может достигать 10. Учеличение нес числа и сивкает степень витеграция микростак рМОП-типа. Хотя К<sub>МД</sub> / и превышает четнора, другово еклочения различения и более сложиму логических функций, например типа И — ИЛИ — НЕ (рис. 225, 6).

Пля увеличения нагрумочной способности выход микросхем снабжается буферным каскадом. В этих схемах заряд и разряд емкости нагружи происходят всегда через небольшое сопротивление одного из открытых выходных транзисторов. Выходной каскад у таких схем аналогичен двухгаятому транзисторному выходу микроска касма предоставления в предоставления пр




Рис. 2.26. Схемы триггеров на р-канальных МОП-транзисторах: а — статический триггер: 6 — универсальный двухступелчатый триггер: 6 — времение сирарымым работы прауктакиюго триггера в режиме счета

ТГЛ (рис. 225. а). При отсутствии сигнала на входе схемы открывается транямотор VГЗ и емкость Са заряжиется. При подаче из кход схемы сигнала XI тракистор VГЗ закрывается, но открымается VГ4, через который происходит быстрый разряд, емкости Се. Нагрузочная способность таких схем может быть равиа 20...30. Чем пропис съсма чережу трум больше мекость БИС паметя

Соединение двух инверторов позволяет получить упрощенную схему RS-триггера, содержащую всего четыре МОП-траизистора, Полные принципиальные схемы тригеров, входящих в состав серий микросхем, построенных на МОП-структурах, включают также цепи управления (входы установки «О» и «1» и счетный вход), реализуемые с помощью логических схем И. ИЛИ. В простейшем статическом триггере (рис. 2.26, а) для управления используются транзисторы VT5 и VT6. Пусть тригрер находится в состоянии, при котором на выходе О уровень напряжения соответствует высокому уровию, а на выхоле Q — низкому, при этом транзистор VT1 закрыт, VT2 открыт. При подаче на затвор транзистора VT5 сигнала высокого уровия последний открывается, шунтируя закрытый транзистор VT1. Напряжение на стоке траизистора VT1 уменьшается, что приводит к закрыванню траизистора VT2 и открыванию VTI. В результате схема переходит в новое состояние, при котором на выходе О - низкий уровень, а на выхоле О — высокий. Для перевола схемы в первоначальное состояние необходимо подать «1» на затвор тразистора VT6.

В состав серий микросхем на рМОП-траизисторах (К501, КР558, К573, КР160) наряду с комбинаторными схемами включены двух-ступенчатые тактируемые триггерные устройства, состоящие из основного и вспомогательного триггеров, Запись информации в такке

триггеры имеющие информационные и тактовые входы, осуществляется только с помощью разрешающего тактирующего импульса.

В двухтактиом двухступенчатом RS-триггере (рис. 2.26.6) основной триггер, принимающий информацию, образован транзисторами VTI — VT4, вспомогательный, фиксирующий состояние тригер-ного устройства. — траизисторами VT9 — VT12. Управление осществляется с помощью схем И, образованных транзисторамя VT5.- VT8 H VT13- VT16.

Рассмотрим работу триггера. Пусть основной триггер находится

в состоянии, когда в точке А напряжение соответствует «О», а в точке В «1» (R=S=0). Если при этом отсутствует тактовый импульс Т2, то состояние вспомогательного триггера с равной вероятностью может быть Q=0 н Q=1. Однако с приходом первого тактового импульса Т2 на вспомогательный триггер будет переписана ниформация с основного триггера. и он установится в состояние Q=1. Q=0.


Появление информационных сигналов R или S (при Т)=0) не нзменит состояния триггера, Если же на затвор транзистора VT7 поступит сигнал S=1 и одновременно с ним придет тактовый импульс Т1, сработает схема И (транзисторы VT7, VT8), уровень напряжения в точке В изменится и булет соответствовать «О», а в точке А «1». Таким образом, основной триггер перейдет в новое состоянне, которое с приходом очередного импульса Т2 повторит состояние вспомогательного триггера, при этом импульсы Т1 и Т2 должиы быть

разнесены во времени.

Схема двухтактного RS-триггера (рис. 2.26, б) преобразуется в схему двухтактного триггера со счетным входом, если выходы О и О соединить с входами основного триггера (R и S соответственио). При отсутствии счетного импульса Т1 каждым поступающим импульсом Т2 информация булет переписываться из основного тригера (VT1 — VT8) во вспомогательный VT9 — VT16 (см. рис. 2.26, в). При первом же счетном импульсе T1 срабатывает та схема И, на обонх входах которой оказывается сигнал «1», и основной триггер устанавливается в состояние, ниверсное вспомогательному. В этот момент запись информации во вспомогательный триггер забложирована, так как Т2=0. Очередной импульс Т2=1 установит вспомогательный триггер в состояние, соответствующее состоянию основного.

### 2.6.3. Квазистатические и динамические схемы

Как уже отмечалось выше (см. § 2.6.1), в квазистатических и линамических схемах используется свойство МОП-траизистора сохранять заряд на паразитной емкости затвора в течение определенного времени. Это является основой для построения динамических ОЗУ. например, серви КР565, К589. Но в отличне от линамических квазистатические триггеры не требуют так называемого «тактового питания» в период хранения информации. Тактовое питание необходимо при записи информации: оно осуществляется тактовыми импульсямн — фазами, имеющими длительность, меньшую, чем постояниая времен заряда и разряда паразитных емкостей затворов МОП-траизисторов. По сравнению со схемами статического типа квазистатические и дниамические схемы триггеров позволяют в 2...3 раза уменьшить число используемых в МОП-траизисторов, что является резервом наращивания емкости ЗУ.



Наибольшее распространение получили схемы двух. трехфанных мавистатических тритеров D-гипа. Наполимы, что тритеры, называемые также тритерами-защемками, представляют собой устройство с двуха устойчивами постояниями в подних информационным входом. Казанстатические D-тритеры чаето используются для построения рететров. При этом шелы, управляющие записам о с дви-строения рететров. При этом шелы, управляющие записам о с двистроения рететров. При этом шелы, управляющие записам о с двисобстоятельство позволяет использовать в квазистатических ретисраз, ядалющикам иногорамным енетемым, одогожитым внешиляй
сигиал, подобный одиотактному сигиалу Т1 для двухфаного D-тритград. Недостатом изавистатических ретистров является потребление
мощности D-тритерами в режиме радеения информации. Потогребление
мощности D-тритерами в режиме получана движноческого установнение получана движноческом с

Динамические двух или четырехтактный регистры используются как регистры сдвига и обеспечивают необходимую задержку в схемах логических и арифметических узлов ЭВМ и устройств дискретной автоматики. Рассмотрям работу двухтактного динамического ре-

гистра на рМОП-транэнсторах (рис. 2.27, а) [3].

Разряд регистра содержит два инвертора, собраниях на трек граняксторах каждый (VTI — VT3 и VT4 — VT6.) Тактовый имирыс ТИ1 поступает одновременно на затвор нагрузочного транякстора VT1 первого инвертора и на затвор VT3. Тактовый випуась ТИ2 поступает на затвор изгрузочного транзистора VT5 и одновременно на затвор VT6.

Рассмотрим, каким образом осуществляется запись виформации не еслани. Пусть на вход первого малащиего разряда гренстра подав сигнал, соответствующий «1». В результате паразитная емость СІ заряжается и открывает траязистро VT2. При поступлении тактового клиуальная то праводат от правод по то правод по то правод зативая емость. СЕ озряжается через открытый граязистор VT2. По зативая емость. СЕ озряжается через открытый граязистор VT2. По зативая емость. СЕ озряжается через открытый граязистор VT2. По то правод правод правод правод правод правод правод зативая емость. СЕ озряжается через открытый граязистор VT2. По зативая емость. СЕ озряжается через открытый граязистор VT2. По зативается станов. окончании импульса ТИІ на емкости СІ сохраняется заряд, соотвен стаующий «б.», в результате чето травняютор УТ4 будет закрыт. Тактовый импульс. ТИ2 откроет травияеторы УТ5, УТ6, поэтому будет образовави высть заряда параватной входю емкости съскующего разврада. Таким образом, за дав тактовых импульса сигнал «1», по-селичного податального постаторы образовать постаторы импульса податального постаторы импульса податального тактовых импульса тактовых импульса податального тактовых импульса под

ведена на рис. 2.27, б.

Рассмотрям случай, когда колдкой сигнал соответствует уровим об. Пря этом транактор УТО окажется аквритым в с приходом кимудкса ТИІ емкость С2 будет заряженя черев цень открытых транясторов УТІ, УТЗ, это обеспечит открымание транясторов УТІ, С приходом импудкса ТИ2 емкость С1 эторого разряда полностью разряжаются черев открытый транястор УТА. В результате за время двут тактовых импудксов сигнал «Ф», подавный на вход первого-разрад, будет епрепенсан на вход эторого заряда. Так как тактовые импудксы поступают на все разряды регистра одновременно, то пописк същата информации двет одноводененно по то пописк същата информации двет одноводененно по то пописк същата информации двет одноводененно по то същата информации двет одноводененно по то пописк същата информации.

Как видло из слемы регистра, приведению на рис. 230, а, поребеление мощности в кажом разряде регистра происходит только в момент прихода тактовых вимульсов, когда в каждом разряде открываются нагрузовиме транянстром VTI, VTS. Диятельность тактовых вимульсов определяется временем зарядая парамитика, потребляемую мощность из вазряд, в 3.5 да меньшую, емм у квапотребляемую мощность из вазряд, в 3.5 да меньшую, емм у ква-

зистатических регистров.

заскатических ренегрий:

На ваходе диначического регистра для полученяя хорошей изрузочной способоюстя виличается мощный ваходной коскад (транвисторы 1 ма зарад

спосовать на зарад

станент равнить датемней поличенть более высокую частоту работы


стемы при междым потогомней мощности да ва зарад.

# 2.6.4. Принцип работы микросхем на КМОП- транзисторах

Как видно на схемы инвертора, показанной на рис. 226, 6, она составлена вът диавистора вразного тива приоделичота (КИОП-транзисторов), Траизистор п-типа подключен истоком к нулевому потенниваму (общая шина), траизистор л-типа - к положительной шина источника питания. Тиаже схема обеспечивает работу в режиме подожительной логики, в котором работают изяболее шиноко поиме-

няемые серни КМОП-схем.

Пифровые микрослемы на КМОП-транянсторах отличаются радом превизуществ по сравнение о микрослемами на рМОП-транянсторах, ови имеют малую мошность потребления в статическом режиме (санивым микроватт), относительно выскоме быстродействые, способность [3]. Мошность, потребляемая слемой на КМОП-гравинсторах, расходучеств в основном во время переходного процесса на заряд выходимы паравитных емосстей схемы и собственных емисотей этамистра. Пототму с уземничением частоты переключения схемы,



Рнс. 2.28. Схемы на КМОП-транзисторах,

a — ИЛИ—НЕ;  $\delta$  — И—НЕ; s — ИЛИ—ИЛИ—НЕ; s — счетный триггер

а также выходной эквивалентной емкости потребляемая мощность возрастает, что моделируется уравнением  $P_{zzz} = 2C_B f_D U_{uu}^2$  где  $C_B \cdots S$ явивалентная емкость нагрузки;  $f_p \cdots p$ абочая частота;  $U_{zzz} \cdots u_{zz} \cdots u_{zz} \cdots u_{zz} \cdots u_{zz} \cdots u_{z} \cdots u_{zz} \cdots u_{z} \cdots u_{z$ 

В статическом режиме мощность определяется напряжением питаная и токами утечки закрытого МОП-транзистора. На КМОПтранзисторах, как и на рМОП-транзисторах, могут быть посторены

статические, квазистатические и динамические схемы.
Статические догические схемы И—НЕ. ИЛИ—НЕ. ИЛИ—

ИЛИ—НЕ в слема счетного тригера представлены на рис. 2.89 (1) Перезаря, емосто нагружав Се, схем на КМОП-прависторам светда осуществляется через открытый транзисторам светда осуществляется через открытый транзистор на пътна, что промящает быстродествие ссемы. Для уменьшения мощности, потребляемой в динамическом режиме, необходимо синжать емкость нагрузки Се, минимальное павлрженене итатяния схемы на КМОП-транзисторах определяется напражением открывания U<sub>итя</sub> р ужа-пального транзисторах определяется напражением открывания U<sub>итя</sub> р ужа-пального транзисторах определяется напражением старывания U<sub>итя</sub> р ужа-

п-канального транзистора. Напряжение питания выбирается большим, чем Uотк в. Это позволяет в схеме на КМОП-транзисторах подучать высокую помехоустойчнвость и хорошее быстродействие. Повышенное быстродействие и потребляемая мошность обеспечивают их широкое применение, особенно для построения схем с высокой степенью интеграции. Чтобы уменьшить число элементов, в схемы на КМОП-транзисторах включают нагрузочный транзистор р-типа (пля схем положительной логики).

На КМОП-транзисторах могут быть построены квазистатические н динамические триггеры, которые по структуре аналогичны соответствующим схемам на рМОП-транзисторах. Следует отметить, что квазистатические и динамические схемы (триггеров и регистров) на КМОП-транзисторах позволяют значительно уменьшить число элементов по сравнению с аналогичными схемами статического типа

и значительно сократить потребляемую мощность [1].

### 2.6.5. Основные серии микросхем на МОПтранзисторах

Для микросхем на МОП-транзисторах доступна степень интеграции на кристалле до 100 000 элементов. Это так называемые большие интегральные схемы (БИС), составляющие основу компактных микрокалькуляторов, матриц ЗУ, электронных часов и мик-

ропроцессоров.

Первые серин микросхем на МОП-структурах были выполнены по схемотехнике «высоковольтных» р-канальных схем. К их числу следует отнести серию К172, на базе которой создано семейство настольных калькуляторов. Состав серии был ограничен четырьмя простыми логическими схемами (до 30 элементов на кристалле) и двухступенчатым триггером с входной логикой. Эти схемы имели малое быстродействие (tax p=1 мкс), большую мощность потребления (40 мВт/ЛЭ) и большне (по абсолютной величине) уровни выходного напряжения U<sup>1</sup> =-7,5 В, U<sup>0</sup> =-2,3 В), не совместныме с уровнями микросхем ТТЛ. В новых разработках микросхемы серин К172 не применяются.

Недостатки первых серий на рМОП-транзисторах были в значительной мере устранены с освоением в серийном производстве микросхем на КМОП-структурах: серии 564, KP1561 (аналоги СD4000, CD4000А), Микросхемы этих серий имеют на частоте 1 МГи динамическую мощность потребления 20 мВт/ЛЭ, а их статическая мощность потреблення намеряется единидами микроватт. В табл. 2.13 приведены состав широко применяющихся серий микросхем на КМОП-транзисторах и их функциональные аналоги в сериях СD4000 и CD4000A, В графе «Обозначение функционального аналога» ука-заны две последние цифры обозначения микросхем (например 11 для СD4011 и 22А для CD4022А). Если микроскема является аналогом других серий, обозначение аналога приводится полностью. В табл. 2.13 включены также новые схемы серии 1564, являющиеся функциональным аналогом серви 54НС.

Новое семейство быстродействующих КМОП-схем отличается от своих предшественников соответственно в 5 и 10 раз увеличенными быстродействием и нагрузочной способностью. Улучшение характеристик достигается за счет более плотной топологии структуры за-

твора и более тонкого слоя окисла в области затвора,

Функциональное назначение	Подгруп- пз. вид и поряд- ковый номер раз- работки	Обозначение функционального аналога	Номер рисуша
Два логических элемента ЗИЛИ— НЕ и логический элемент НЕ	ЛП4	00	1
(К176) Четыре логических элемента	ЛЕ5	01	2
2ИЛИ—НЕ (К561, 564, КР1561) Два логических элемента 4ИЛИ—	ЛЕ6	02	3
НЕ (К561, 564, КР1561) Два D-триггера с установкой «О»	TM1	03	4
(К176) Матрица-иакопитель ОЗУ на	PMI	05	5
16 бит (К176) Последовательный регистр сдвига	ИРІ	06	6
(564) Логический универсальный эле-	лпі	07	7
меит (К176) Четырехразрядный полиый сумма-	имі	08	8
тор (К561, 564) Шесть преобразователей уровня с	ПУ2	.09	9
ииверсией (K176) Шесть преобразователей уровня	ПА3	10	10
без инверсии (К176) Четыре логических элемента	ЛА7	11	11
2И—НЕ (К561, 564) Два логических элемента 4И—НЕ (К561, 564)	ЛА8	12	12
Два D-триггера с установкой «О» и «1» (К561, 564, 1564*)	TM2	13	13
Сдвоенный 4-разрядный статический регистр сдвига (К561, 564)	ИР2	15	14
Четыре двунаправленных пере- ключателя (К176)	KT1	16	15
Десятичный счетчик с дешифрато- ром (K561)	ИЕ8	17	16
Четыре логических элемента И— ИЛИ (К561, 564)	ЛС2	19A	17
Четыриадцатиразрядный двоич- ный счетчик-делитель (К561)	ИЕ16	20A	18
Счетчик-делитель на 8 (К561, 564) Три логических элемента ЗИ—НЕ	ИЕ1 ЛА9	22A 23	19
(К561, 564, КР1561) Шестиразрядный двоичный счет-	ИЕТ	24	21
чик (К176) Три логических элемента ЗИЛИ— НЕ (К561, 564, КР1561)	ЛЕ10	25	22


Функциональное назначение	Подгруп- па, вид н поряд- новый номер раз- работки	Обозначение функционального аналога	Номер рисунка
Два ЈК-триггера (К561, 564, КР1561)	TBI	27	23
Дешифратор 4×10 (К561, 564) Двоичный (двоично-десятичный) 4-разрядный реверсивный счетчик с предварительной установкой (564)	ИД1 ИЕ14	28 29A	24 25
Четыре логических элемента ИС- КЛЮЧАЮЩЕЕ ИЛИ (К561, 564)	ЛП2	30	26
Восьмиразрядный регистр сдвига (К176)	ИР4	31	· 27
Восьмиразрядный регистр сдвига (К561, 564)	ИР6	34A	28
Четырехразрядный последователь- ио-параллельный регистр (К561, 564)	NP9	35A	29
Четыре D-триггера (K561, 564)	TM3	42A	30
Четыре RS-триггера (К561, 564)	TP2	43A	31
Генератор прямоугольных сигна-	LLI	46B	32
Шесть логических элементов НЕ (К561, 564)	ЛН2	49A	33
Шесть преобразователей уровня (K561, 564, KP1561)	ПУ4	50A	34
Восьмиканальный мультиплексор (К561, 564, КР1561)	КП2	51A	35
Двойной 4-канальный мультиплек- con (K561, 564, KP1561)	КП1	52A	36
Усилители индикации (564)	УМ1	54A	37
Дешифраторы (564)	ИД4	55A	38
Дешифраторы (564)	ИД5	56	39
Программируемый счетчик (564)	ME15	59A	40
Статическое ОЗУ емкостью 256 бит (К176, К561, 564)	РУ2А,	61A	41
Счетверенный двунаправленный переключатель (К561, 564, КР1561)	KT3	66A	42
Четыре ИСКЛЮЧАЮЩИЕ ИЛИ (КР1561)	ЛП14	70B	43
Логические элементы И (КР1561)	ЛИ2	81B	44
Четыре триггера Шмитта с вход- ной логикой 2И—НЕ (КР1561, К561, 564)	ТЛ1	93B	45
Усилители-формирователи (564, КР1561)	АГІ	98B	46


Функциональное назначение	Подгруп- па, вид и поряд- ковый номер раз- работки	Обозначение функционального аналога	Номер рисунка
Схемы контроля четности и нечетности (564)	ип6	101B	47
Два логических элемента И—НЕ (564)	ЛА10	107B	48
Преобразователи уровия (564) Двоичный счетчик (КР1561) Коммутаторы иапряжения много- канальные со схемой управления	ПУ6 ИЕ20 КП3	109A MC14040B MC14050B	49 50 51
(КР1561) Четырехрядный регистр D-типа (КР1561)	ИР14	MC14076B	52
Восьмиразрядный преобразователь последовательного кода в парал- лельный (КР1561)	ПРІ	MC14094B	53
Программируемый счетчик (КР1561)	ИЕ21	MC14161B	54
Аснихронный программируемый 4-разрядный счетчик (КР1561)	ИР15	MC14194B	55
Шесть стробируемых логических элементов НЕ (К561, 564)	лн1	MC14502A	56
Четырехразрядный двоичиый ре- версивный счетчик (К561, 564)	ИЕ11	MC14516A	57
Четырехразрядный селектор (ҚР1561)	K/74	MC14519B	58
Два 4-разрядных счетчика (К561, 564, КР1561)	ИЕ10	MC14520A	59
Двенадцатиразрядная схема срав- нения (К561, 564)	CAI	MC14531A	60
Двоичиый декодер/демультиплек- сор с переключением выхода в вы-	ид6	MC14555BE	61
сокий уровень (КР1561) Двоичный декодер-демультиплек- сор с переключением выхода в иизкий уровень (КР1561)	ид7	MC14556BE	62
Миогоцелевой регистр (К561, 564) Арифметическо-логическое устройство (564)	ИР11 ИП3	MC14580A MC14581A	63 64
Схема сквозного переноса (564) Четырехразрядный компаратор (К561, 564)	ИП4 ИП2	MC14582A MC14585A	65 66
Шесть инвертирующих триггеров Шмитта (1564)	ТЛ2	54HC14	67
Логический элемент 8И—НЕ (1564)	ЛА2	54HC30	68


		,	
Функциональное назначение	Подгруп- па, вид и поряд- ковый вомер раз- работки	Обозначение функционального аналога	Номер рисунка
Два догических элемента И— ИЛИ—НЕ (1564)	ЛР11	54HC51	69
Четыре D-триггера (1564) Шифратор приоритетов 10-4 (1564)	ТМ5 ИВ3	54HC77 54HC147	70 71
Четырехразрядный снихронный двоичный счетчик (1564)	ИЕ7	54HC193	72
Логический элемент НЕ с тремя состояниями на выходе (K561)	лн3	UPD 4503BC	73
Пятиразрядный счетчик (К176) Два логических элемента 4И—НЕ (1564)	ИЕ2 ЛА1	TA5971	74 75
Четыре логических элемента 2ИЛИ—НЕ (1564)	ЛЕ1	-	76
Три логических элемента ЗИЛИ— НЕ (1564)	ЛЕ4	-	77
Логический элемент 9И и логиче- ский элемент НЕ (К176, 1564)	ли	-	78
Три логических элемента ЗИ (1564) Три логических элемента И—ИЛИ	лиз лсі	=	79 80
(К176, 564) Два логических элемента 4ИЛИ— НЕ и логический элемент НЕ (К176)	лпп	-	81
Два логических элемента 4И-НЕ	ЛП12	-	82
и логический элемент НЕ (К176) Три З-входовых мажоритарных логических элемента (К561, 564)	лп13	-	83
Дешифратор двоичного кода в информацию для вывода на 7-сег- ментный индикатор (К176)	ИД2, ИД2А		84
Дешифратор двоичного кода в ни- формацию для вывода на 7-сег-	идз	-	85
ментный индикатор (К176, 1564) Счетчик по модулю 6 с дешифра- тором для вывода информации на	ИЕ3	-	- 86
7-сегментный индикатор (К176) Счетчик по модулю 10 с дешиф- ратором для вывода информации	ИЕ4	-	· 87
на 7-сегментный индикатор (К176) Пятнадцатиразрядный двончный делитель частоты (К176)	ИЕ5	-	88
Двоично-десятичный реверсивный счетчик (1564)	ИЕ6	-	89
,			


Функциональное назначение	Подгруп- па, вид и поряд- ковый номер раз- работки	Обозпачение функционального виалога	Номер рисунка
Двоичный счетчик на 60 и 15- разрядный делитель частоты (К176)	ИЕ12	-	90 .
Двоичный счетчик с устройством управления (К176)	ИЕ13	-	91
Двончный счетчик с устройством управления (календарь) (К176)	ИЕ17	-	92
Двончный счетчик на 60 (К176)	HE18	-	93
Пятиразрядный счетчик Джонсона (К561, 564)	ИЕ19	-	94
Строенный мажорнтарно-мульти- плексорный элемент (К561, 564)	икі	-	95
Преобразователи двончного кода в семисегментный (564)	ик2	-	96
Четырехразрядный уннверсальный регистр сдвига (К176)	ИР3	-	97
Восемнадцатиразрядный регистр сдвига (К176)	ИР10	-	98
Многоцелевой регистр 4×4 бит (К561, 564)	ИР12	-	99
Двенадцатиразрядный регистр по- следовательного приближення (564)	ИР13	-	100
Универсальный 2-разрядный ум- ножитель (К561, 564)	ип5	-	101
Пять преобразователей уровня с инверсней (К176)	пуі	-	102
Преобразователи уровня (К176)	ПУ5		103
Преобразователи уровня (К561, 564)	ПУ7 ′	-	104
Преобразователи уровня (К561, 564)	пу8	-	105
Преобразователи уровня (564)	ПУ9	-	106


Микросхемы серин 1564 являются функциональным аналогом микросхем серин 54HC.































9-300





























Эта технодогия обседенивает малую потребляемую мощность, высокую помесоващищенность и широкий дываюи температур, то характерно для первых КМОП-структур с кремивеным затвором восчетания с высоким быстроействием и нагрузомной способностью, что было свойствению голько биполариым ТТЛ-схемым высокой степени витеграция. С повараненю семейства быстроействующих КМОП-схем отпала необходямость в нахождении компромисса между быстроейственем и потребляемой мощностью и повяналься возможность отпалья необходямость в нахождении компромисса между быстроейственем и потребляемой мощностью и повяналься возможность отпалья необходямость в нахождении компромисса между быстроейственной повых разработок КМОП-схемы позволяют организация, то быстроействующих КМОП-схемы позволяют сразу Заменять часть или все достические вементы КМОП-стемы позволяют сразу Заменять часть или все достические вементы КМОП-стемы позволяют сразу Заменять часть или все достические вементы КМОП-стемы позволяют сразу Заменять часть или все достические вементы КМОП-стемы позволяют сразу Заменять часть или все достические вементы КМОП-стемы позволяют сразу Заменять часть или все достические вементы КМОП-стемы позволяют сразу Заменять часть или все достические вементы КМОП-стемы позволяют сразу Заменять часть или все достические вементы КМОП-стемы позволяют сразу Замена в типе с достические вементы КМОП-стемы позволяют сразу замень позволяющих позволяющих позволяющих позволяющих позволяющих позволяющих позволяющих позволяющих подаговающих позволяющих позволяющих подаговающих позволяющих подаговающих подаговающих позволяющих подаговающих позволяющих подаговающих подаговающих позволяющих подаговающих подагова

Разработка микростем — авлаютов серви 74С — не проводилясь олижно по своим нараметрам навибалее билики и этой серви микрослемы К561, которые могут быть рекомецлованы для як авмены, Как авдило на таба. 2,13, а состав серви КмОП-слем кроме ЛЭ и триггеров жиодят регистры, счетчики, стемы ЗУ и преобразователь уровней, обсесивающие совмествую работу с ТПІ-слемами, Сведения о конструктивном оформлении указаницу, серви и их температурных диналаюмих приваецены а тоба. 214, а основные мессилуаташиюние электрические параметры базовых ЛЭ указанных серий на КМОП-гравиятовах — в таба. 215.

Таблица 2.14

Серия	Температурный днапазон, °С	Условные обозначения корпусов
K176 564	-40+70 -60+125	201.14-1; 238.16-1 401.14-5; 402.16-23; 402.16-33; 405.24-2; 4118.24-2; 402.16-32
K561	-45+85	201.14-1; 238.16-1; 239.24-1; 2106.16-2
KP1561 1564	-45+85 -60+125	238.16-1; 201.14-1; 238.16-2 401.14-5; 402.16-23; 4118.24-2

Микросхемы серий К561 и К149 могут быть использованы совместно при запуже реле, ток которого не более 75 мА, а напряжения е более 15 В с учетом допустимого отклонения напряжения источника питания. При выборе типа реле необходимо учитывать изменение сопротивления обможно реле от еменературы.

При конструирования аппаратуры на мікроскемах серян КОБІ необлодимо учятнаять, тис емисть связи между проводивками, со-елиниощими передатчики с приеминками информаціні, является емистью катружає для инкросеми, передающих информаціні, является емистью нагружає для инкросеми, передающих информаціні, увеличение емисоти пряводит к возрастанию динамического тока потреблення. Для псключения вланяния перемерестних помеж между одиностивным проводинками в аспикронных устройствах, емисоть связи не должива превышать 100 п Ф,

	Микросхемы серий		
Параметр	564	K176	
Uan, B	10±10 %	9±5 %	
I <sup>0</sup> <sub>вх</sub> , мкА, не более	-0,05	1,0	
I <sup>1</sup> <sub>вх</sub> мкА, не более	1,0	1,0	
U <sub>вых</sub> , В, не более	2,9	. 0,3	
U <sub>вых</sub> , В, не менее	7,2	8,2	
t <sub>алр</sub> , ис, не более	110	200	
	(при С <sub>н</sub> =50 пФ)	(при C <sub>н</sub> =50 пФ)	
t <sup>0,1</sup> , нс, не боле	160 (при С <sub>н</sub> =50 пФ)	200 (при С <sub>н</sub> =50 пФ)	
I <sup>0</sup> мкА, не более	6	3	
I <sup>1</sup> пот, мкА, не более	6	3	
Kpas	50	50	

При конструирования аппаратуры на микросхемах серии К561 необходимо предусматривать защиту от повадания импульсных помех из шины «питание» и собщая», для чего в цепях питания рекомендуется устанавливать развазывающие наикочастотные и высокочастотные конденсаторы. Типы конденсаторов и их емкости выбиралогся в зависимости от конструкция аппаратуры.

Рассмотрим на примере микросхем серия К561 принцип построения схемы на КМОІТ-правиясторах и некоторые особенности их применения. Как было показано в таба, 2.13, в состав серин входят ЛЭ, выполняющие функции И—НЕ и ИЛИ—НЕ Для ренлазации этих функций за базовые могу быть привяты схемы, приведенные на прис. 2.29. На основе базовых ЛЭ постлоены практически все миклоци, 2.29. На основе базовых ЛЭ постлоены практически все микло-

схемы серии К561.

Области применения микросхем, входящих в состав серяй со структуров КМОП, достаточно широки. Рассмотрям несколько примеров применения микросхем серяи Кб61 для построения функциюнальных узок выплатуы. Ещь дв для микросмен Кб710-д, двух двержения выплатуы в применения предержения по двержения в применения предержения предержения предержения реализован 4-разрадный регистр. На микросхем Кб611N2 на основе двух одиложитым с трукторо может быть построен разряд двухтактного регистра сданга. Одногактивы делителя застоты на 2 и 8 с последоватьствыми переносом/ могут быть выполнены из микросовержения с групповым переносом (на схемах регистров сданга с рекрестимние связки) с наибольным кооффициентом дселяю 4 до 10). В таких делителях входине мипульсы поступают на общую для всех разрадов шику; поступаения комдих милульсом на входы




Рис. 2.29. Базовые логические элементы для микросхем серии K561:

раврядов данной группы определяется состоянием управляющего зыходая предкаущей группы разрядов. На трех міктростемах Кб61ЛАТ и одной Кб61ГМ2 может быть реализован последовательна сумнатор с запомиванныем переност. В Респрасавитель доздной стата, кожет быть построек на микростемах Кб61ГА, Кб61ГА, кб61ГАР, Кб61ГАВ, Для работы микростем серви Кб61 на мощные замененты пересообразию правменять их вместе со станой, выполненной на микростемах Кf61 Лат, в построект с с с построект об на микростемах Кf69 Запуск стемы осуществляется от мощной ров микростемах Кf69 Запуск стемы осуществляется от мощно ров микростем Кf76ПП.

При эксплуатация микросхем К561 непользуемые входы в схемах, реализующих функцию ИЛИ—НЕ, должиы быть соеднены с общей шиной, а входы схем, реализующих функцию И—НЕ, с шиной питания. Допускается объединение непсплокованных входов с кпользуемым входом того же ЛЭ, по при этом коэффициент раветальения предызущей с стемы, работающей на объединение базовых эмементов по выходых, уменьшляется на единяцу. Не допускается объединение базовых эмементов по выходых, за исключением случая объединения выходов (не более четарех) базовых влечентов, все входы которых соединены менет. Допускается эксплуатация микроскае при понижением при долуг не соответствовать значениям, указовилым в табы. 2 при в при по поменьением при потут не соответствовать значениям, указовилым в табы.

При конструпровани аппаратуры на микроссемах серии К561 необтодимо учитнатат, тот симста, вознакающая между проводинкажи, соединяющиме микроскемы передатчика с микроскемыми принима, выявляется с микотых ватруки для микроскем, передающих информацию, учеличение которой приводит к учеличению динамичестот тока погребения микроскемыми. Во все случаях симость янние связи не должив превышать предельно допустимой емкости натружки для экемента, с которого осуществляется переход на линию




Рис. 2.30. Зависимости выходного напряжения от температуры (а) и времейи задержки распростравения от емкостной нагрузки (б) для микроскем К561ТМ2

связи. Пля передачи тактовых импульсов проводники длиной более 30 см в жгутах должны быть экранированы (каждый в отдельности). Ллина проволинка выбирается по лопустимой емкости нагрузки. При этом мощность рассенвания микросхемой на корпус не должна превышать 150 мВт. Динамические параметры при этом не регламентируются. Система общих шин и шин питания должна иметь минимально возможные сопротивления и индуктивности при возможно большей емкости. Иля этого рекоменлуется увеличивать ширииу печатиых шин до 2...5 мм, располагая их друг под другом в соседних слоях, или выполнять в виле смежных плоскостей. В пенях питання микросхем следует на каждом субблоке устанавливать развязывающие конденсаторы. Для подавления помех, возникающих в проводах источника питания, и устранения колебаний напряжения. возникающих под действием пиков электрического тока во время работы схемы, между шинами питания и общей, типы конденсаторов и их емкости выбираются в зависимости от конструкции аппаратуры. Ориентировочно емкость конденсаторов можно выбрать из расчета: инзкочастотный электролитический — не менее 0.03 мкФ на одиу микросхему; высокочастотный керамический - 0.068 мкФ на каждые 50 микросхем.

Зависимости выходного напряжения от температуры для микроскем КбБПИУ (рис 230, о) показывают, то величивы U<sub>II</sub>н. IU<sup>I</sup><sub>MIR</sub> IU<sup>I</sup>MIR IU<sup>I</sup> IU<sup>I</sup> IU<sup>I</sup> IU<sup>I</sup> IU<sup>I</sup>

величной Кола,

## 2.7. Перспективы развития цифровых микросхем

Каждый из рассмотренных типов пифровых микросхем 76иполярные ТТЛ и ЭСЛ и схемы на МОП-структурах: п-канальные. КМОП) имеет свои преимущества и недостатки, определяющие область их применения. Виполярные транзисторы пригодны для коммутации сравнительно больших токов, благодаря чему микросхемы на таких транзисторах характеризуются высоким быстролействием, причем паразитные емкости межсоединений между корпусами мало влияют на скорость работы [1]. Соединением многих биполярных микросхем, каждая на которых имеет умерениую сложность, можно создавать быстродействующие узлы аппаратуры. Для построения ЭВМ и узлов дискретной автоматики сейчас наиболее широко применяются схемы ТТЛ. Сверхскоростные устройства строятся на микросхемах ЭСЛ, Транзисторы МОП-типа благодаря их технологичности возволяют получить значительно более высокую плотность размещення переключательных схем в интегральной структуре, чем биполярные изолированные р-п перехолом или слоем окисла SiO. III Схеми на МОП-транзисторах, размещаемые на одном кристадле, могут соответствовать целым функциональным блокам. Это определило их широкое применение в электронных калькуляторах. ЗУ и микропроцессорах. Постоянно повышающиеся требования с точки зрения увеличения быстродействия, синжения потребляемой мошности, уменьщения габаритных размеров и стоимости устройств повлекли за собой поиски новых путей, позволяющих улучшить рабочие характеристики МОП-транзисторов и увеличить степень интеграции базовых ЛЭ, выполняемых на биполярных транзисторах.


Подучают дальнейшее развитие скемы ТТЛШ, разработанные по усовершенствованной технология (см. § 24.). Это микроссими серьй 533, K555 (авкають SN54LS, SN54LS), 1530 (авкают SN54SS, SN54SS), а также серьй 1531, KP1531 (авкають станта FAST), Ведутся работы по расширению КР1531 (авкають серьй 1531, Ведутся работы по расширению КР1531) (авкають серьй 1531, Ведутся работы по расширению к КР1541) (авкають серьй 1531, Ведутся расширению к КР1541) (авкають серьй 1531) (авкають серьй 1531, Ведутся расширению к КР1541) (авкають серь

74С). Рассмотрим более подробно новые технологические направления в производстве цифровых микросхем.

### 2.7.1. Интегральная инжекционная логика

На основе самой первой из биполярных скем — транзисторной догинк с непосредственным связами (ТЛНС) — в последние тоды появилась интегральная инжекционная логика (И-Л). С помощью свем И-Л удалось прекольеть традиционные недостатив (инполерных мощность на ЛЗБ. Плотиость компоновки скем И-Л даже превышет получность на ЛЗБ. Плотиость компоновки скем И-Л даже превышет получность получность боле 1000 элементов и 1 мм²), а рассенваемая мощность сопоставиям с мощностью КМОП-скем. Компоно быстролействие, сообственное биполярным микросхе-ски. Вольное быстролействие, сообственное биполярным микросхе-ски. Вольное быстролействие, сообственное биполярным микросхе-ски. Вольное быстролействие, сообственное биполярным микросхе-

Небольшая рассенваемая мощность схем И<sup>2</sup>Л объясняется отуствием резисторов. Инжекция носителей в область базы транянстора осуществляется с помощью активных генераторов тока, вы-



Рис, 2.31, Базовые инверторные схсмы типа И<sup>2</sup>Л

полненных на р-п-р травлисторах. Вольшое быстродействие при налых мощностях потребления объекциется незамительными паразятными емьостями, отсутствием накопления заряда и объек небольшой разницей догаческих уровней. Входящие в схему ЛЭ можно довжения должения и в входящие в схему ЛЭ можно ровме слемы МУЛ, так и нальготовые микроссемы. Причером такой схемы может служить разработаниям и выпускаемая серийно микроскемы может служить разработаниям и выпускаемая серийно микроскемы был и озданы схемы ИУЛ (серия 583ВТ2). Однако широкого применення они еще не получали. Тенденция последних лет — разработка в широкое применение микроскем с долдами Шоткем—ТТЛШ и МОП-схемы с п-являлом, а также схемы КМОП, совместимые по имоколежиме часосыми серими ТТЛ-схем.

# 2.7.2. МОП-схемы с п-каналами

Отравичения по бысгродействию, характерные для рМОП-сежь могту быть устранены с помощью п-каналыкых МОП-структур. Полавживость электронов в кремини больше, чем вырок, что может обеспечить котрость переключения МОП-сече п-каналом, В «2, враз большую, чем у скем о р-каналом. Последине достижения в технологии повожлили устранить недостатия первых п-канальных скем, Использование мегода вонной пиллантания в применение в ценах нагрузом структур с обединемыми, а не обогащемыми каналами совмостимыми по электрическим уровням с инкросхемами ТТЛ. Применение отдельного источных в папражение, моторое на начальном этапе было пексопустью опъяксны полькенть поряжение, которое на начальном этапе было пексопустню опъякся (1).

# Микропроцессоры и микроЭВМ

## 3.1. Микропроцессоры

Непрерывное повышение степени интеграции элементов на кристалле и их быстролействия позволили создать новый класс интегральных микросхем — микропроцессоры, являющиеся удачной реализацией изделий вычислительной техники на базе полупроводни-

ковой технологии

комплекте (МПК).

Микропроцессор (МП) — это программно-управляемое цифровое устройство обработки информации, выполненное в виде одной или нескольких интегральных микросхем. Его отличительные свойства: экономичность изготовления как стандартного изделия в условиях серийного производства и гибкость применения как универсального устройства [6]. Эти свойства способствуют широкому распространению микропроцессорных устройств в различных отраслях народного хозяйства и особенно в тех. где использование вычислительной техники и электроники было проблематичным.

Общие принципы работы МП определяются его архитектурой. По архитектуре МП во многом полобен процессору «больших» ЭВМ, но, уступая последнему по функциональным и вычислительным возможностям, обладает такими преимуществами, как простота, надежность, малые габаритные размеры, масса, стоимость, потребляемая мошность. Это позволило перейти к производству новых видов изделий - микроЭВМ, микроконтроллеров и других микропроцессорных средств вычислительной техники (МСВТ) самого разнообразного назначения. Однако собственно МП не позволяет создать законченного управляющего или вычислительного устройства. Необходим комплект дополнительных микросхем (запоминающих устройств, устройств ввода/вывода, регистров, формирователей), который, согласуясь с МП по техническим характеристикам, позволяет создать вавершенное устройство. В этом случае речь идет о микропроцессорном

#### 3.1.1. Схемотехнологические особенности МПК

Номенклатура выпускаемых МПК непрерывно расширяется. Это позволяет потребителю максимально использовать их достоинства для конкретных применений и в то же время затрудияет выбор оптимального МПК.

Технология изготовления МПК развивается по двум направленням: МОП-технология в биполярная, каждая из которых имеет несколько разновидностей. Первые зарубежные и отечественные МП были изготовлены по рМОП-технологии. Однако существенным недостатком этой технологии является принципнальное ограничение по быстродействию, поэтому несмотря на простоту и низкую стоимость рМОП-технология, по-видимому, будет использоваться только в микросхемах, предназначенных для создания изделий бытовой техники малого быстродействия (К145, КР1814). Следующим шагом развития МОП-структур явилось использование пМОП-технологии,

которая позволяла на порядок по сравнению с рМОП-технологией рецензить бистродейства» (читывая волюжность большой выотвостя удаковки функциональных заементов в мМОП-структурах, ях относительную простоту и невысокую стоимость, можно отменты, что льЮП-технология—основная для изготовления МПК среднего постродействая. Здесь определяющим ваявлется требоваяме мини-мального часла микроссей в МПК (КР560, КР160), КР1810). Мистродовательно комплекты, выполняющей с КМОП-технология, вме-ропроцессорные комплекты, выпраменные от выпраменные праготы в прастают при более широком диаванные орготивность в изделяется праготы в праготы в праготы в праготы праготы в праготы в праготы пра

В зависимости от требований, предъявляемых к МПК, в вего мотут вожнить инврослемы, выполненные по разлачным честнологиям, например: лмОп в ТЛЛШ, ЭСЛ в ТЛЛШ, Кроме того, при разработке МСВТ при веобходимости можно всильновать миноскемы из различных МПК, учитивам, что параметры входицых сигнавов, поводить дачно-технической архичетатии (НТП).

# 3.1.2. Основные характеристики МПК

Микропроцессор имеет технические характеристики, специфичные для вычислительных устройств (система команд, объем адресуемой памити, система прерывания), и пафаметры, присущие интегральным микросхемам (входные и выходные уровие сигнадов, помежуются-

чивость, время задержки распространения сигналов) [7].

В связи с большим разпообразкем МП и МПК (универсальные и специализированияс, одновректальные, многорястальные и ногорястальные и секциовные, супкронные и аспихронные, одноматектральные и многоматистральные) одвесаните сазвую систему доватерности, кодоолюциро производить оценку технических возможностей МПК, довольно поводот потовотить от применения и применения образовать потоводить опребитамо доважаети довежного поводот потоводить потовожного довежного образовать образовать по-

ных МПК.

Разрадиость обрабатываемых данных — характеристика, определяющим гоность выченсений. Существуют МП как с фиксированым числом разрядов, так и с веращиваемой разрядостью. В МП с фиксированой разрядостью (КР50» (КР50», КР50»), КР1810) умеличение числа разрядов обрабатываемых данных возможню протрастивие систем. В МП с нарашиваемой разрядюстью (КЯ50», К1800, КР1802, КМ1804) микропроцессор гроится из микропроцессорных сехний, кажала на которых меет К разрядов. Тогда разрядность обрабатываемых данных определяется как пК, где K=2, 4, 8, ", п=-1, 2, 3, ….

Система команд - характеристика, которая определяется совокупностью операций, обеспечивающих выполнение программы в соответствии с заданным алгоритмом В систему команд входят: форматы команд и обрабатываемых данных: число команд: способы адресации ланных: объем непосредственно адресуемой памяти; объем и организация стека: способы обработки прерываний: организация ввода/вывода. Простое сравнение МП по числу выполняемых команд недостаточно для оптимального выбора. Необходима оценка логической мощности и гибкости команл. выполняемых МП, оценка возможностей организации разветвленных вычислительных процессов. Микропроцессоры с фиксированной разрядностью имеют фиксированную систему команд. Причем МП серий KP588 и KP1801 ориентированы на систему команл микроЭВМ «Электроника-60», а МП серий КР580 и КР1810 - на систему комани соответственно микро-ЭВМ СМ1800 и СМ1810. Микропроцессоры с нарашиваемой разрядностью (секционные) орнентированы на микропрограммное управление и позволяют пользователю в зависимости от специфики разрабатываемого устройства создавать собственные системы команд. Использовать МПК с мекропрограммным управлением наиболее целесообразно при разработке систем специализированного назначения. когда созданием насышенных и компактных команд можно достнуь высокого быстродействня и существенной экономии памяти программ

Выстродействие — характернстика, которая определяется схемотельногическими возможностями МПК и его архитектурными сосбенностями. При оценке быстродействия необходимо учитывать, что простое сравнение длительностей машинного такта (командного пикла) может привести к невереным выводам, так как некоторые коман-

Таблица 3.1

					1 и о л и	18 3.1
			1	Гехничес	кие характеристики	rew 7 r.
Серия МПК	Техиоло- гия	Функцюо- вальный аналог	Разрядность	Bacrpoken- cruste, rac. off./c	Система команд	Число минросхем в МПК по со- стоянию на 1987 г
KP580	пМОП ТТЛШ	MSC80	8	500	Совместныя с мик- роЭВМ СМ1800	12 9
KP588	кмоп	-	16	300	Совместных с мик- роЭВМ «Электро-	. 8
K1800 KP1801	ЭСЛ пМОП	M10800	4n 16	3000 500	ника-60» Произвольная Совместима с мик- роЭВМ «Электро-	11 12
KP1802 KM1804 KP1810	ТТЛШ ТТЛШ пМОП	Am2900 MSC86	8n 4n 16	800 800 2500	ника-60» Произвольная Совместнма с мик- роЭВМ СМ1810	10 19 9

да разменниям МП выполняются за размое часло тактов [8]. Выстронействие универсавыях МП, в основном, определяется часлом выполяжемых в секуалу операций; регистр-регистр, регистр-памита, сложения, унивожения, Наибосле комлексий опектов, повольнощей осуществить оптимальный выбор МПК для конкретного применения, является послоб эталонного портраммирования [8]. При этом для заранее определенного набора эталонных задвя, отрежающих спеціа-прикту об области, для которой проектвурстся расклатриваемая микропроссорная система, производится пробнее потраммирование сего исходя на заменения образование объема памити. Однако это на программирование, необходимого объема памити. Однако это пе воегдя попеканом, так как тробует заменяльных заграт пременя.

Потребляемая мописость — еще одля характеристива, определяе жая скемотехноотческия песпанением МИК. При рассмотренния этой характеристики необходимо учитывать, что в зависимости от технология выготовления МИ может быть выполнен в выше одной или нескольких чинросхем, поэтому оценку потребляемой мощности необходимно производить при условия выполнения МИК одизаковых функций. Сравинтельные характеристики наиболе перспективных МИК. предвазвляемениях для поименения в папраютие наполнохозяй-

ственного назначения, приведены в табл. 3.1.

# 3.2. Микропроцессорный комплект серии КР580

Микропроцессорный комплект серии КР580 предназначен для построения широкого класса цифровых устройств, контроллеров, микроЗВМ и микропроцессорных систем различного назначения.

Большая функциональная несыщенность, достаточно высокое быстролействае и серьям потребалемая мициость обеспечивают этому комплекту наябольшую распространенность применения. Особещенность обращения обращени

Ниже приведены состав МПК КР580 и основные параметры вхолящих в него микросхем.

Центральное процессорное устройство данных КР580ВМ80А

Число выполняемых команд	78
Максимальный объем адресуемой памяти,	
Кбайт	64
Число вдресуемых устройств ввода/вывода	256/256
Число уровией прерыввиня	8
Виды адресации:	
прямая, косвенная, непосредственная,	

прямая, косвенная, непосредственная, регистроввя, по указателю стека Быстродействие при выполнении операций

Программируемый синхронно-асинхронны	ā
приемопередатчик КР580ВВ51А	
Длина передаваемых и принимаемых сим-	
волов, бит	58
Число подключаемых внешних устройств	1
Число программируемых режимов работы	5
Максимальная скорость обмена, Кбит/с, в	
режимах:	
синхронном	64
аснихрониом	9,6
Тактовая частота, МГц	<3,1 <500
потреолнемая мощность, мот	€000
Программируемый таймер интервалов КР580Е	3H53
Число каналов	3
Число разрядов каждого канала	16
Разрядность шины данных	8
Число программируемых режимов работы	6
Максимальный счет при работе счетчиков в	
режимах:	
двончного счета	216
двончио-десятичного счета	104
Тактовая частота, МГц	<2,6
Потребляемая мощность, мВт	<700
Программируемый параллельный интерфейс КР58	OBB55A
Число каналов (при разрядности канала	
8 бит)	3
	3
Тактовая частота, МГц	<2,5
Потребляемая мощность, мВт	<600
Программируемый контроллер прямого доступа к	памяти
KP580BT57	
Число каналов прямого доступа к памяти	4
Число параднов примого доступа к намити	16
Число разрядов адреса	8
Максимальная длина массива обмена дан-	•
ными, Кбайт	16
Число программируемых режимов работы	6
Тактовая частота, МГц	<3,1
Потребляемая мощность, мВт	<600
Контроллер электронно-лучевой трубки (ЭЛ	<i>T</i> )
для видеотерминалов мини-ЭВМ КР580ВГ	0
Разрядность шины данных 8	
Число основных команд 8	
Емкость ЗУ на 1 знакоряд 2×80	знаков по
8 бит	
Емкость стеков	знаков по
7 6er	

Вил разваржи	Omna.
	ранью
Число знакорядов в кадре 1-64	,
Число строк телевизнонного растра в зна-	
коряду !16 Тактовая частота, МГц	
Тактовая частота. МГш	25
Потребляемая мощность, мВт <800	)
.,	
Контроллер клавиатуры и индикации КР580В	B79
Разрядность шины данных	8
Емкость ОЗУ отображения, бит	16×8
Число программируемых режимов:	
по вводу	3
no numeru	Ĭ
по выводу	<2
тактовая частота, миц	₹600
Потребляемая мощность, мВт	<000
Системные контроллеры КР580ВК28 и КР580В	2K38
Cucremnote nonriponnepos (1 000 D)(20 u 1(1 000 L	11(00
D	8
Разрядность шины данных	0
Время задержки распространения выходно-	
го сигнала относительно сигнала «Строб»,	
нс	<60
Потребляемая мощность, мВт	<950
	ADILEA
Программируемый контроллер прерываний КР58	ивпэч
Число обслуживаемых запросов прерыва-	
ния	8
Число программируемых режимов работы	3
Разрядность шины данных	8
Время выдачи сигнала «Прерывание» на	
сигнал «Запрос», нс	<500
Потребляемая мощность, мВт	<500
Holpconnents mondiocra, mar	-2000
Генератор тактовых импульсов КР580ГФ24	ŧ
Чнело выходных высокоуровневых такто-	
вых сигналов	2
Максимальная частога выходных тактовых	-
описания менения настога выходина тактовых	<3
сигналов, МГц Потребляемая мощность, мВт	₹755
потреолиемая мощность, мот	€100
Буферные регистры КР580ИР82 и КР580ИР8	3*
-07-Prior poemor por 1(1 000711 02 it 1(1 000711 0	-
Число разрядов регистра	8
Время передачи информации от входа до	0
выхода, ис:	
	-20
КР580ИР82	<30
КР580ИР83	<22
Потребляемая мощность, мВт	≪800

10ª

# Шинные формирователи КР580ВА86 и КР580ВА87\*\*

**<750** 

 Число формирователей
 8

 Время передачи информации от входа до въхода, ис:
 к

 въхода, ис:
 «30

 КР580ВА86
 «30

 КР580ВА87
 «22

 Потребляемая мощность, мВт:
 «800

 КР580ВА86
 «800

Для микроскем КР580ИР83 выходы с инверсисй.
 Пля микроскем КР580ВА87 выходы с инверсисй.

KD580B 487

Микростемы серни КР560 выполнены в примоутольных пластмессовых корупсках типа: 123.440-2 — КР580ВМ90, КР580ВБ56, КР580В175, КР580ВТ75, КР580ВВ79; 2121.28-5 — КР580ВБ1А, КР580ВН59; 2120.24-3 — КР580ВК38, 2140.20-1 — КР580ИР82, КР580ИР83, КР580ВА86, КР580ВА87; 238,16-2 — КР580ГФ24; 2121.28-4 — КР580ВК28, КР580ВК38,

Для работы микросхемы КР580ВМ80А требуются три источника напражения питания: +12 В±5 %; +5 В±5 %; -5 В±5 %; для микросхемы КР580ГФ24 — два: +5 В±5 %; +12 В±5 %; для всех остальных микросхем серии КР580 — один источник +5 В±5 %.

#### 3.2.1. Микросхема КР580ВМ80А

Микросхема КР580ВМ80А прасатавляет собов 8-разрядное центральное процессорию устройство (ЦПУ) прадласнымо боработки данных, Устройство не обладает возможностью аппаратного нарашивания разралисеты обрабитывения данных, по поволожет осуществлять это перограммиям способом. Структурная ссема подных уклов в принцип из выподействы отрум нальняемие остройство должное в принцип из выподействых отрум на принцип из выподействых отрум на принцип из выподействых отруж на принцип из выподействых отруж на принцип из принцип из выподействых отруж на принцип из принцип и пр

Арифментическо-полическое устройство (АЛУ) обсспечивает выполнение арифментическия, логическия операций в операций савита над двоичными данизми, представленными в дополнятельном коде, ени над двоично-десятичными данизми. Устройство содержит сстему десятичной корресции, позволяющую производить операции десятичной арифментик. По развитыем сперация в АЛУ формирунах переноса С устанавливается в единицу, если в результат выполнения комадам повявляется переное из старитего разрада. Дополнительный признак переноса С1 устанавливается в единицу привозикизовения переноса из третьето разрада. Используется в комалых десятичной върместики. Признак четности Р устанавливарительным признак переноса признача признак переноса приматил десятичной върместики. Признак четности Р устанавливатат признак нула С устанавливается в единицу, если результат равен вулю, Признак знака S указывает знак числа в равен единице, если часто отридательное, или зудов, есля число в положительное

Блок регистров производит прием, хранение и выдачу различной информации, участвующей в процессе выполнения программы, и содержит счетчик команд, указатель стека, регистры общего назначения, регистры временного хранения и регистр адреса, Шестнал-




Рис. 3.1. Структурная схема КР580ВМ80А

цатиразрядный счетчик команд хранит текущий адрес команды. Солержимое счетчика команд автоматически увеличивается после выборки каждого байта команды. Шестнадцатиразрядный указатель стека солержит начальный апрес памяти, используемый для хранения и восстановления содержимого программно-доступных регистров ЦПУ. Содержимое указателя стека уменьшается, когда данные загружаются в стек, и увеличивается, когда данные выбираются из стека. Восьмиразрядные регистры общего назначения В. С. D. Е. Н. L могут применяться как накопители (обрабатываемые данные находятся в самом регистре) и указатели (16-разрядный адрес операнда определяется содержимым пары регистров), Регистры временного хранения W, Z используются для приема и временного запоминания второго и третьего байтов команд переходов, передаваемых с внутренней магистрали ЦПУ в счетчик команд. Эти регистры являются программио-недоступными. Шестналиатиразрялный регистр адреса принимает и хранит в течение одного машниного шикла адрес команды или операнда и выдает его через буфер адреса иа одноваправлениую выходную магистраль А0-А15, Буфер адреса выполнен в виде выходных формирователей, имеющих на выходе состояние «Выключено» (третье состояние).

Скема симкроимавлям и управления состояннями ШПУ формирует машинине какты и цикамі, которые координяруют выполнення всех команд, и вырабатывает ситная SVNC «Сиккроимавция», определяющий вачало каждого машинного цикал. Для неполнения команды требуется от одного до цяти машинных циклов. Каждый шкля может состоять и 3—5 тактов (Т—ТБ), длятельняюсьть каждого из нях соотпетствует перводу следовляния тактовых имиуалов ОД, ОД. Центральное процессорие устройстно может выходиться в трех состояниях (ожидание, закаят и останов), продолжительность котольку составляет ценее чакот тактом и жаликет от пиещных

управляющих сигналов.
Устройство управления формирует комплекс управляющих сигналов, организующих выполнение поступнецие В ЦПУ команды,
в соспоит на реягстра комана, программируемой логаческой матрицы (ППИ) и ссемы управления узывых, Всомараральный регисаматектрала данных. Программируемая логаческая матрина дешефрарует код операции командам и формирует микрооперации в соответствин о кинкропрограммой выполнения команды. Схемы управления узлами выробатывает для различных узлов ППУ исобходимые
управляющие сигналы. Восьмаразралый буфер лавных обсепенвает воод комала и данных в ППУ, выдоод данных и состояния
ченное.

Назначение выволов КР580ВМ80А приведено в табл. 3.2.

Таблица 3.2

Номер вывода	Обозначение	Назначение
5—27, 29—35, 40, 37—39,	A0—A15	Шина адреса
36 0, 9, 8, 7, 3—6	D0-D7	Шина данных
2	GND	Общий
11	Ucc1 DECEM	-5 B
13	RESET HOLD	Установка Захват шин
14	INT	Прерывание
15, 22	Φ2. Φ1	Фаза
16	INTA	Разрешение прерывания
17	DBIN	Прием
18	WR	Запись (выдача)
19	SYNC	Синхронизация
20 21	Uce2 HLDA	+5 B
23	READY	Подтверждение захвата Готовность
24	WAIT	Ожидание
28	Ucea	+12 B

# 3.2.2. Микросхема КР580ВВ51А

Микроскема КРБ80ВВ51А представляет собой однокрительное програминруемо устройство для сикромно-асинтронных приемопередающих каналов последовательной связя. Она служит для премобразования параласльного кода, подученного из микропоцессорной системы, в последовательный поток символов со служебными битами: служ, стоп, контроль, в выдает этот поток в канал связя с различной скоростью. Данияй микроскема также может выполнять обратием перебразования последовательного потока символов со служебными битами в параласлыное Б-разридное слово, которое поступает в капал даниях системы. Иместея изть режимов работы имрежения пределаемы сторовать пределае, аспикронный принама пределаемы сторовать пределаемы в также пределаемы проекти и пределаемы проектем контроль на четность или нечетность, далина передаваемых символов взимеема в пределах Б.А. бит.

Режим работы микростемы КР560ВВ5.А вавести предваристалью водинаюй виспукцияй режима. Седует учесть, то перед началом работы с микростемой необходимо выполнить определенилую последовательность коммана: 1) учеляювая веходного состояния; 2) запись инструкции режима; 3) запись сиккростивода 1; 4) запись сиккростимова 2; 5) запись негружции комманды. Пры этом команда сЗапись синкростимова 2» яли комманды «Запись сиккростимова» 1; 6 «Запись синкростимова 2» миту отсутствовать, это проведеляется

ниструкцией режима.

Структурная стемя КР580ВВ51А представлена на рис, 3.2. Микроскема остолят на приениятья, предативые, регистра команды, стемы управления в буфера ввода рывода. Восымтера команды, стемы управления в коменцы предвазивода. Восымраврядные регистра режима в команды предвазивода. Восымпредативного пиструкция режима в наструкция команды, поступаления на основе авкляза входым ситвалов WR, RESET, C/D, СS поределяет направление передатия информация, е вид (см. табл. 3.3)

Таблица 3.3

Входной сигнал		л			
	C/D	WR	cs	RESET	Направление и вид информациии
	0 0 1 1 1	0 1 0 1 X	1 0 1 0 X	0 0 0 0 1	Пряемопередатчик — IIIIУ (данные) IIIIУ—эприемопередатчик (данные) Приемопередатчик (данные) Приемопередатчик (управление) ППУ—эприемопередатчик (управление) Пиформация сохраняется; шина D0— D7 устанавливается в состояние «Выключена»

Примечание. 1 — сигнал высокого уровня; 0 — сигнал низкого уровня; X — состояние входа безразлично.




Рис. 3.2. Структурная схема КР580ВВ51А

н формирует необходимые управляющие сигиалы, Приемиик получает последовательность символов, поступающих на вход RXD, выделяет данные, преобразует их в параллельный код и записывает

в буфер ввода/вывода.

При аспихронном приеме появление на входе приемпика напражения инвого уровня свядетельствует о приходе старт-обтат. При этом схема управления и свяхронизации опредоляет комец битов данных, бит компроль, если компроль зарограммирован, в бит ссдения образовать образовать приемпика уставления и и через внутреннюю магистравь передаются в буфер ввода/вывода, При этом на выводе ККВОV «Готовность приемпика» уставляныегся сипнал высокого уровия, свядетельствующий о готовности данных х вводу в МП дата выешные устройства.

В режиме синхронного приема с внутренией синхронизацией работа приемника начинается с поиска синхросимолов. Принимаемая информация непрерывно сравнивается с содержимым регистров синхросимволов, и при их совпадении приемник переходит в режим снихронизации, На выводе SYNDET «Вид снихронизации», работающем как выход, устанавливается напряжение высокого уровня.

В режиме синхронного приема с внешней синхронизацией на вывол SYNDET, работающий как вхол, полается напряжение снихроннзации, которое разрешает прием ниформации по входу приеминка с частотой синхронмпульсов, поступающих на вхол РХС «Синхронизация приемника». При этом длительность сигналов, поступаюших на вход SYNDET, должна быть больше или равна перноду частоты синхроинзации RXC, Передатчик принимает входную информацию, поступающую парадледьным кодом через буфер ввода/ вывода со входов D0-D7, преобразует ее в последовательный код, добавляет служебную информацию (старт-биты, стоп-биты, синхросимволы, биты четности) в зависимости от запрограммированного режима работы и выдает их на выход передатчика TXD. Синхронизация выходных данных осуществляется сигналом, подаваемым на вход ТХС «Синхронизация передатчика». Сигнал ТХRDY «Готовность передатчика» информирует МП о готовности микросхемы КР580ВВ51А принять новые данные или команды управления. Буфер ввода/вывода содержит восемь двунаправленных формирователей, имеющих на выхоле состояние «Выключено», и обеспечивает связь микросхемы КР580ВВ51А с шиной данных микропроцессора, Назначение выволов КР580ВВ51А привелено в табл. 3.4.

Таблица 3.4

Номер вывода	Обозначение	Назначение
27, 28, 1, 2,	D0-D7	Шина данных
3	RXD	Вход приемника
3 4 9	GND	Общий
9	TXC	Синхронизация передатчика
10	WR	Запись
11	CS	Выбор микросхемы
12	C/D	Управление/данные
13	RD	Чтенне
14	RXRDY	Готовность приемника
15	TXRDY	Готовность передатчика
16	SYNDET	Вид синхронизации
17	CTS	Готовность приемника терминала
18	TXE	Конец передачн
19	TXD	Выход передатчика Тактовый сигнал
20 21	CLK RESET	Установка
21	DSR	Готовность передатчика термина
22	DSR	ла
23	RTS	Запрос приемника терминала
24	DTR	Запрос передатчика терминала
25	RXC	Синхроннзация приемника
26	Üce	+5 B

#### 3.2.3. Микросхема КР580ВИ53

Микроскема КР580ВИЗ представляет собой устройство, формирующее портамило-управленые зареживые задежий (гаймер) и содержит три иссамесным и дентичным кавила (, 1, 2, Каждый кавиа может работать в одном из шесты сосновиях режимой (печаны можемым протамым пред предагаться в содем деней содем деней содем деней содем содем деней содем содем содем содем содем деней за пред содем деней содем деней за пред содем деней д

основных узлов.

Схема выбора кавала формирует сигналы управления каналами 
0, 1, 2, внутрениями и внешними передачами даниыт, приемом управаняющих слов. Буфер кавала даниых состоя из восмы другаправленных формирователей, инсоших на выходе состояние «Быкчерез буфер канала сущействляется заниесь управлениесь слов 
в ретистры режима и параметров счета в счетчики каждого канала, 
схемы управления, схемы сиккроинавлия и счетчики. Регистр режика предизавляет голько для заниес ниформации. Он принимает 
и хранит управления схемы сиккроинавлия и счетчики. Регистр режина предизавляет голько для заниес ниформации. Он принимает 
и хранит управление слово, код которого задает режим работы 
и хранит управление стано, код которого задает режим работы 
изкавла, определяет тих счета в последовленьность затрумы дайими в счетчик. Схема управления кавала сиккроинарует работы 
укамала с выботой МПТ.

Схема синхронизации канала формирует серию внутренних так-




Рис. 3.3. Структурная схема КР580ВИ53

товых импульсов определенной длительности, которая зависит от внешней частоты синхронизации СLK и определяется внутренними времувальношими ценями схемы. Максимальная частота внешних

сигналов синхронизации СІ.К не более 2.6 МГц.

Сестчик канала представляет собой 16-разрядный счетчик с предуставляют, рабогающей на възчатавле в должном лан двоично-десятичном коде. Максимальное число при счете равно 2<sup>34</sup> при работе в должном коде. Максимальное число при счете равно 2<sup>34</sup> при работе в должно-десятичном коде. Сестчики каналов независимы друг от друга и могут иметь различные реадным работы и типы счета. Запуск счета в каждом канале, его останов и продлажение осуществляются по соответствующему спирату GATE «Баранешене канале».

Режимы работы (0—5) отличаются порядком формирования выходного напряжения на выводе OUT по окончании отсчета числа, загруженного в счетики по отношению к уповаляющему сигналу

GATE.

В режиме 0 (прерывания терминального счета) на выходе канала фомируесса напряженев высокого уровня водел отчета числа, загруженного в сегечик. Святал GATE обеспечивает инчало счета, его прерывание (прв. неободальности) и продолжение счета. Пореавтруяха счетчика во время счета прерывает текущий счет и козобиольноет его по номой ппограмме.

В режиме I (работы ждушего мультвибратора) на выходе жавлая формируется отрищательный винульее длигьльяютью те = I<sub>Сид.</sub> п. гле Т<sub>Сид.</sub> — первод тактовых имиульсов; п.—число, заплежное в счетик. Запуск ждушего мультвибратора осуществляется положительным формтом ситилья GATE. Каждый положительный формт этого ситилья запускает техущий сест или перезапускает счетиях сначала, Перезагрузка счетчика во время счета не влияет ма техупий сест.

В режиме 2 (генерации частоты) таймер выполияет функцию делителя входиой частоты СLК на п. При этом длятельность положительной части периода равна Т<sub>СLК</sub> (п.—1), а отрящательной Т<sub>СLК</sub>. Перезагрузка во время счета не влияет на текущий счет.

Режим 3 (генерации меандра) аналогичен режиму 2, при этом длительность положительного и отрицательного полупернодов для

Таблица 3.5

Номер вывода	Обозначение	Назначение
19, 20	A0, A1	Адрес
1-8	D7-D0	Шина данниых
9, 15, 18	CLK0-CLK2	Тактовые сигналы
10, 13, 17	OUT0-OUT2	Выход
11, 14, 16	GATE0-GATE2	Управление
12	GND	Общий
21	CS	Выбор микросхемы
22	RD	Чтение
23	WR	Запись
24	Uce	+5 В

четного числа п равна Т<sub>СLК</sub> п/2. Для нечетного числа п длительность положительного полупернода равна Т<sub>С1К</sub> п/2, а отрицательного

TCIK(n-1)/2,

\*ССК(ш=1)/6.
В режиме 4 (программного формирования одиночного строба) на выходе канала формируется имиульс отрицательной поляриости Алигельного т=Тски, после отсетея числа, загруженного в сетчик. По спгиалу GATE и после перезагрузки счетчика работа канала в режиме 4 выплотизм в прежиму 0.

В режиме 5 (аппаратного формирования одиночного строба) на выходе канала формируется импульс отридательной полярности длительностью т=Тськ после отсчета числа, загруженного в счет-

чик. Назначение выволов КР580ВИ53 приведено в табл. 3.5.

# 3.2.4. Mukpoczewa KP580BB55A

Микросхема КР580ВВ55А предназначена для параллельной передачи ниформации между микропроцессором и периферийными устройствами и содержит том в гразврамых канада вволя, бывола

А, В, С.




Рис. 3.4. Структурная схема КР580ВВ55А

рый предварительно производится запись информации, определяюшей режим работы каналов, и формирует сигиалы выбора канала

н управления каналом С.

Микроскема может работать в одном из трел режимов: режим 
— простой ввол/инод режим — стройнуремый вод/девьюд; режим 2 — двунаправленный канал. Режим работы каналов можно 
изменять как в начане, так в процессе выполнения программы, 
что появолиет обслуживать различим периферийные устройства 
в определениюм порядке с помощью сдлой микроскемы 
КРЕЗОВВЕЗЕЛ Кралаль А и В могут работать в различных режимах, 
работа канала С зависит от режимов работы каналов А и В. Комбинцуря режимы работы каналов, можно обеспечить работу микроскемы потит с длобым периферийным устройством.

В режиме 0 осуществляется простой ввод/вывод данных по грем 8-разрадным каналым, причем кваял С может непользоваться как два 4-разрадных канала, Каждый на каналов может пепользоваться отдельно для ввода яли вывода информации. В режиме 0 входияя информация не запоминается, в выходияя хранится в выходных регистрах до записи вооб избормации в канал или доза-

писи нового режима.

В режиме I передача длинки осуществляется только черев каналь А и В в. влини капала С служет для приема и выдачи ситылом управления. Кождый из каналов А и В независямо друг от друга может использоваться для вода или вывода В-разрядики данных, причем входиме и выходиме данные фиксируются в ретистрах каналов.

В режиме 2 для канала А обселеннается возможность обмена информацие 6 периферийамим устройствамя по 8-разращному двунаправленному каналу. Для организация обмена используются двталиний жанала С. В режиме 22 ходяме и выходиме данные фиксыруются во входном и выходном ретистрах соответственно. Назначение выводою КРОВОВБ5А привесено в таба, 3,6 м.

Таблица 3.6

Номер вывода .	Обозначение	€ - / Создата Назначение
9, 8 27-34 37-40, 1-4 5 7 10-13, 17, 16, 15, 14 18-25 26 35 36	A0, A1 D7—D0 PA7—PA0 RD CS GND PC7—PC0 PB0—PB7 Uce RESET WR	Адрес Шина данных Кавал А Кавал А Выбор микроскемы Общий Кавал С Канал В В В В В В Запись в В В Запись В В Запись В В Запись В В Запись

#### 3.2.5. Микросхема КР580ВТ57

Микроскема КР580ВТ57 представляет собой программируемое -кавальное угройство примого доступа к памята (ПЛЛІ) и преднаващена для организация по требованию периферийного устройства высокоскоростного обмена данимим между памятью системы и периферийными устройствами, мижря шентральный процессор. По каждому из метирех каназов обмен может происходять массивами от 0 до 64 К. Структурная схема микросхемы КР580ВТ57 представлена варис 33 смена представлена представлена при са 33 смена при са 34 см




Рис. 3.5. Структурная схема КР580ВТ57

Рассмотрим назвачение основных узлов и приццип их вавимосветания. Микроссмам может обслуживать до четырех периферийных устройств, запращивающих режим ПДП водачей на скему приема запросов асикровных счетальо ВХРО—DRQS. При поступления друх в более запросов будет обслуживаться устройство с панвысти и два режима установки приоритета: фиксированный, когда канал О имеет самый высокий приоритет, а кайва 3— самый цизкий, на инжический сдвиг приоритета, когда после каждого цикал ПДП приоритет каждого канала изменяется. При поступлени запроса на ПДП устройство управления формирует сигнал НЯС «Запрос захвата», запрадивнающий центральный процессор (ЦП) о возможмости колользования системою шины для организания ЦПП, При поступления от ЦПП, празрешения на пользование системной шиной НЦОА схемя приема запросов формирует сигнял DASKO—DASKA, подтверждающий запрашинающему периферийному устройству возможность ПЦП.

Для хранения вачального адреся и числа циклов ПДП используются для Бераврадим уветстра ва каждый живая, которые образуют ЗУ емкостью 8×16 бит. Оба регистра—регистр адреся в ренетст числа циклов—одъяжны быть загружевы перед ягамом работы. В регистр адреса зависывается адрес перьой ячейки памити,
к которой долинию быть обращение. Замачения, зависываемен в младашие 14 разрядов регистра числа циклов, указывают число ПДП мивуе 1 до поляжения сигиала ТС «Копец счета» на въпход емкросхемы. В двух старших разрядах регистра числа циклов указывается
режим обмена даними: полеожева, запись, чтение.

Истройство управления формирует все управляющие сигналы, необходимые для осуществления различных режимов работы микроссемы КР580ВТ57. Стема выработки сигналов, осуществляобеспечивает прием, формирование и выдачу сигналов, осуществлякощих обмен информацией между ЦП и схемой ПДП, между по-

мятью и периферийными устройствами,

Режим работы микроскемы устанавливает 8-разрядный региструставоких режимов. Запась в регистр осуществляется в режим программирования после загрузки регистра Адреса в регистра числя пиклов, сброс, т. е. установих в в исколяюе соготояние, — подляей сигнала RESET, Записывая в регистр установки режима определеннями регистру образовать пределения регистру образовать пределения пределения соботуживаются усмани ДЕНЕ, адгоматрумы (поито режимы реботы фикксированный) исклам ПЕНЕ, адгоматрумы (поито режимы ранного массива адресса), колец стега, удляненняя/обычная запись, фикксированный диклический приоритет.

Фенгегр состояния княвлов указывает, какой кивал дости условия конца сега. Буфер адреса предвазачен для причем и вылачи кода адреса. Двунаправленные адресаме шини АО—АЗ в режиме програмирования влажотся входами, выбразопиями один из регистров, информация с которого должива быть считалы или выоборот, записаль. В режиме обслуживаются от възготит маламент дель в предвата 
разрядов 16-разрядного адреса памяти.

Буфер данных состоит из восыми двунаправленных скем, камдая из которых имеет на выходе состояние «Выключено» и предназначена для сопряжения устройства ПДП с швиой данных МП, При програмирования загукая регистра адреса, регистра числа шиклов или регистра уставовки режинов осуществляется из ЦП черев швиу данных за дак комадамих цикла.

При чтении совержимого регистра авреса, регистра числа щихлов или регистра состояния кавкалов данные вередаются в ЦП также через шиму даяныл. В тчение шиклов ПДП инкростами
КР560Б177 управлен системной шиной в видает через буфер данных старшие восемь разрадова дерек павилят одного из регистров
апреса ЭХ. Эти разряды адреса передаются в загист в маке данными
ПДП, а загист шина данных остобождается для обмена данными

		таблица за
Номер вывода	Обозна чение	Назначение
32-35, 37-40 21-23, 26-30 2 2 3 4 5 6 7 8 9 10 11 11 12 25, 24, 14, 15 16-19 20 31 36	A0—A7 D7—D0 D7—D0 D1	Шина адреса Шина данных Чение ввода/вывода Запись ввода/бывода Запись в память Маркер Подтверждене захвата Строб адреса Разрешение адреса Выбор микросхемы Тактовый сигнал Тактовый сигнал Тактовый сигнал Тактовый сигнал Тобитый Подтверждене пДП Запрос ПДП Общий

между памятью и периферийными устройствами в течение оставшейся части цикла П.Д.П., Назвачение выводов КР580ВТ57 приведено в табл. 3.7.

#### 3.2.6. Микросхема КР580ВН59

Микросхема КР580ВН59 представляет собой программируемый контроллер прерываний, который обслуживает до восьми запросов на прерывание ЦП, поступающих от внешихх устройств, Предусмогрена возможность расширения числа обслуживаемых запросов до 64 путем каскадного сосящения микростем КР580ВН6 за 64 путем каскадного сосящения микростем КР580ВН6 за мисром представления микростем КР580ВН6 за мисром представления микростем КР580ВН6 за мисром представления миср

Контроллер прерываний путем предварительной программной установки в определенный режим работы обеспечивает два способа болуживания преовравания программ: обслуживание по результатам

опроса и обслуживание по запросу.

В режиме обслуживания по результатам опроса проязводитею опрос каждого перяберийского устройства до тех порь, пока не будет обнаружено то, которое запрашивает прерывание. Далее осуществляется переход на сототестизующую подпрограмму обслуживания прерывания, которая выполняет обмен данавым. В этом режим настем обмен данавым. В этом режим технособразей в тех случаях, котада для раза периферийных устройств имеется общая подпрограмма обслуживания для настем опросы овапросов более б4.

В режиме обслуживания по запросу обмен данными между ЦП






Рис. 3.6. Структурная схема КР580ВН59

и периферийными устройствами винципруется периферийными устройствами выработом сиптава IR «Запрос передвания», при поступения которого управление передается на соответствующую программу. Данный епособ обмена особения удобен при работе с периферийными устройствами, вмеющими низкое бысгродействие, а также сигуациях, когда момент передаги непределазуем, что в большин-стев случаем в бывает. Анториты задания приоритет устанавливатеся программиям путем. Препричется устанавливателя программ.

Структурная скема КР580ВН59 представлена на рис. 3.6. Расскотрям валачение основных узлов. Восьмаразардный регистр запросов прерывания предназначен для записи и хранения запросов прерывания Про—187, поступающих от значить уструкте. Сигналы IRO—187 асенкуровны, поэтому они должны удерживаться на входе до поступления с ЦП первого сигнала INTA «Полтанерождение всеготрукция» обступаваемому запросу, осуществляется вторым сигналом INTA, поступающих с ЦП.

Схема маскирования состоит из схемы анализа приоритета претистры маски, в который предварительно записывается код маски, прерываний, разрешающий яли запрешающий прохождение определениям запросов на схему знаявляя приоритета. Ситналы, прошедшие через регистр масси, анализируются по приоритету. Запрос с анизысшим приоритетом записывается в регистр обсудживаемых запросол, пичения у приорительно записания приоритеть. Схема люгим стения/ запись повольяет записывать комацы в различиме регистры микросхемы, а также считывать содержимое ретистро на шиму даниях.

Установка схемы в исходное состояние и установка фиксиро-

Устройство управления формирует сигнал INT «Прервавиевпри поступление одного или внескольких вапросов и вырабатывает управляющие сигиалы, исобходимие для выполнения команды. САL. Буфер высказдирования поволожет упеличить число обслуживаемых запросов до 04, при этом одна вз микросски КРФОВОВОдомоб микросские приведавается имеет предварительно устабадомоб микросские приведавается имеет предварительно устаба-

ливаемый программным путем.

Регистры слов комала операция предиазначены для задания програминым путем различных операций как в режиме обслуживания по запросу, так и в режиме обслуживания по результатам опроса меженрование запросов предмавиям, слещамствующей предоставлений приоритег/циклический сданг приоритега, обминый косис прерывания, установа чтения ресстра запросов, разлический слеща тремента, приоритега, обминый косис прерывания, установа чтения ресстра запросов, разлический слеща тремента, предоставлений предоставлен

Таблица 3.8

Номер вывода	Обозначение	Назначение
27 4—11 1 2 3 12, 13, 15 14 16 17 18—25 26	A0 D7—D0 CS WR RD CAS0—CAS2 GND SP/EN INT IRO—IR7 INTA	Адрес Шяна данных Выбор микросхемы Чтение Выбор микросхемы Чтение Общий Призивак подчинения Прерывания Валрос прерывания прерывания на 4-5 в 4-5 в 4-6 микросхемы прерыва-

байтовая команда CALL. В остальное время выход буфера данных находится в состоянии «Быключено». Назначение выводов КР580ВН59 приведено в табл. 3.


#### 3.2.7. Микросхема КР580ГФ24

Микростеми КРБ801 Ф24 представляет собой генератор тактовых нипульсов (ГПИ), предвазначенией для сомместой работы с ЦПУ КРБ80ВМ80А. Генератор формирует: высохоуровневые тактовые синталы Ф1 и Ф2 е несовпадающим фазыки; тактовые синталь Ф27, по уровно сомместимый с ТТЛ и синкроинзированный изл. Ф27, по уровно сомместимый с ТТЛ и синкроинзированный сегивалом Ф2, синтам БТБТВ «Строй состояния», который, поступая на системный контроллер, фиккрует состояние шины данных микропроцессора: синтам БТББТ «Стразома».

Структурная схема КР580ГФ24 представлена на рис. 3.7. Генератор опорной частоты при подключении к выводам XTALI и XTAL2 кварцевого резонатора обеспечивает высокую стабильность частоты, определяемую основной частотой возбуждения кварцево-

го резонатора,

Выход тевератора опоряой частоти выведен на внешний вывод ОSC и соединен визтри микроскемы со счетиком-делителем, входящим в состав тактового гелератора. Тактовый генератор состоят вы состав тактового гелератора. Тактовый генератор состоят вы срейчение тактовые випульсы, выходных формирователей и епопотательных дотических семи тритегора для спеерация выходных сигналов: 01, 02, 02T, STSTB. Тактовые импульсы 01 и 02 управляют МОІ-входами микропроцессора КР550ВМООА. Тактовый випульо ОВТ используется для управления ТТЛ-входами в режиме прямого обращения к мамята.



11\*

Номер вывода	Обозна чение	Намачение
1 2 3 4 5 6 7 8 9 10, 11 12 13 14, 15	RESET RESIN RDYIN READY SYNC SYNC GISTB GAND U.e.  02, 01 OSC TANK XTAL2, XTAL1 U.est	Установка (выход) Установка (вход) Готовность (вход) Готовность (вход) Готовность (выход) Готовность (выход) Сивхронзвация Фаза 2 с уровяем ТТЛ Общий +12 В Фаза 2, 1 Выход осциллятора Вход колебательного контура Каврцевый резонатор +5 В

Отрицательный сигиал STSTB, длительность которого равиа одному периоду частоты опориого генератора, формируется микросхемой KPS80FФ24 при поступлении на ее вход с микропроцессора KP580BM80A сигиала SYNC «Свихроиизация», свидетельствующего

о начале машинного цикла.

При поступлении входного сигнала RESIN микросхема КРБ80ГФ24 с помощью ритрера Шмита и пригера ТІ вырабатывает сигнал RESET, сиккронизированный с тактовым сигналом Ф2. По сигналу RESET осуществляется установка в исходное состояние различиях устройств микропроцессорой системы. Наличие в микросхлогим фонотом. С помощью тритера Т2 существляется стройкрование входного сигнала RDУIN с1отовность» тактовым сигналом Ф2. Назвачаение выводом КРS60ГФ24 приведемо в табо. 3.9.

# 3.2.8. Микросхемы КР580ВК28 и КР580ВК38

Микросхемы КР580ВК28 и КР580ВК38 выполняют функции системного контроллера и шинного формирователя, осуществляют формирование, управляющих сигналов обращения к СОУ или к устройствам ввода/вывода (УВВ) и обеспечивают прием и передачу 8-разлядиой ниформации между шиной данных микропроцессора и

системной шиной.

Отличие микроскемы КР580ВК28 от микроскемы КР580ВК28 состоит в формирования сиглалов 1/0W, МЕМИ. Микроскемы КР580ВК36 КР580ВК28 формирует эти сиглалы относительно сиглала STSTB стрем состоямия, что повышеля гра применения имкропровессорния от применения сиглального применения имкропровессорния от применения сиглального быстродействая. Структурная скемы КР580ВК28 и КР580ВК38 представлена на рис. 3.8. Двунаправлены намы шиным формирователь осуществалет обуфенрование 8-разрид-

Номер вывода	Обозначение	Назвачение						
6, 8, 10, 12, 15, 17, 19, 21 5, 7, 9, 11, 13, 16, 18, 20 1 2 3 4 14 22 23 24 25 26 27 28	D0-D7 DB0-DB7 STSTB HLDA WR DBIN GND BUSEN INTA MEMR I/OR MEMW I/OW Uee	Шина данных Системная шина Строб состояния Полтвержденне захвата Запись Общий Управление системной шиной Подтверждение прерывания Чтение память Чтение уВВ Запись в память Запись в зуВВ +5 В						

иой швим давных и затоматический контроль направления передачи данных. Подключение системного контрольсра к шние данных микропроцессора осуществляется с помощью двуваправленных выводов 00—07 к системной швие — бнокощью двуваправленных выводов данных образовать по праводу по праводу праводу по праводу дене системной швиой выводы DBO—DBT системного контроллера могут быть переведены в состояние «Быключено».


могут очать переведена в состояме замествоченом. 
Регистр состояния выполнее на шестн D-тритгерах и предназначен для хранения ниформации о состояния мекропроцессора, поступакощей по шине данных D—D7. Запись в регистр состояния осуществляется по сигналу STSTB, поступающему в начале каждого машинного цикла.

Пеколирующая матрица в зависимости от режима работы микропроцессора, зафиксированного в регистре состояния, и входиму управляющих сигналов Н.DA, WR, DBIN формирует сигнал INTA «Подтверждене перевывания» или сигналы чтения/анияси при обращении к ОЗУ или УВВ. Назначение выводов микросхем КР580ВК28 и КР550ВК38 приведено в табл. 3.10.

#### 3.2.9. Микросхемы КР580ИР82 и КР580ИР83

Микросхемы КР560ИРР2 и КР560ИРР3 представляют собой Б-разралыя буферные регистры, предвазименные для вывод и вывода информации со стробированием. Они мобут использоваться как в микропроцессориям системах, построенных на викросхемых серии КР580, так и в других вычислительных системах и устройствах дискретной автоматики.

Микросхема КР580ИР83 отличается от микросхемы КР580ИР82 тем, что имеет инвертирующие выходы. Расположение выводов обенх






Рис. 3.9. Структурная схема КР580ИР82 и КР580ИР83

Рис. 3.10. Структурная схема КР580ВА86 и КР580ВА87

Таблица 3.11

Номер вывода	Обозначение	Назначение						
1-8 9 10 11 19-12 20	DIO-DI7 OE GND STB DO0-DO7 Uee	Входы регистра разрешение выхода Общий Строб Выходы регистра +5 В						

микросхем одинаково. Структурная схема КР580ИР82 и КР580ИР83 представлена на рыс. 3.9. Каждая микросхема имете воссомь тритгоров D-типа и восемь выходе состояние «Выключено». Управление передачей информации осуществляется с помощью ситвала STB «Строб».

При поступления на вход STB сигнала вмоского уровня осутивстванется нетатичуема передачи вниромания от входа D1 до вклода D0. При подаче на вход STB сигнала визкого уровия микроскема дравит информацию предидущего такта; при подаче на вход входа при предидушего такта; при подаче на вход входа при предидушего такта; при подаче на вход входа предидушего пр поступлении на вход ОЕ сигнала высокого уровня выходные буферы переводятся в состояние «Выключено». Назначение выводов КР580ИР82 и КР580ИР83 приведено в табл. 3.11.

### 3.2.10. Микросхемы КР580ВА86 и КР580ВА87

Микросхемы КР580ВА86 и КР580ВА87 представляют собой двунаправленные 8-разрядные шинные формирователи с высокой нагрузочной способисстью, позволяют осуществить связь микропроцессора с периферийным устройствами вкоде/мыкода мифоломация

Микросхемы КР580ВА87 отличается от микросхемы КР580ВА86 тем, что двунаправленияя передача осуществляется с инверсией. Расположение выводов обект микросхем одинаково. Режим работы мик-

Таблица 3.12

Номер вывода	Обозначение	Назвачение
1—8 9 10 11 19—12 20	A0—A7 OE GND T B0—B7 Ucc	Шниа А (вход/выход) Разрешение выхода Общий Направление передачи Шниа В (вход/выход) +5 В

роскем КРБ80ВА88 и КРБ80ВА87, структурияз скема которых представленя на рис. 310, определяется управляющими сигналами ОЕ «Разрешение выхода» и т «Направление передачи». При поступления на вход. ОЕ сигнала выскогом уровявя информационием выхода А и В переходят в состояние «Выключено». При наличии на входе ОЕ сигнала инключо уровяв направление передачи информации опредеситала инключо уровяв направление передачи информации опредесуществалеста передача информация с канала А в канал В, при полаче на вход. Т сигнала инключ уровям — намоборот, с канала В в каиал А. Назначение выводов КР580ВА86 и КР580ВА87 приведено в табл. 31.2.

## 3.2.11. Микросхема КР580ВГ75

Микроскема КР580В175 представляет собой контроллер ЭЛТ и предваняетела для сопряжения с алафантно-цифоровки, дисплежим и видеотермивалами микроЭВМ с целью минимизации конструкции и программого обеспетемия. Структурная скеме контроллера ЭЛТ представлена на рис. 3.11. Рассмотрим назвачение основных узлов. Друнаправленный 8-разрадимой буфер шпан данных служат для сопряжения шним данных системы и имеет на выходе состояние «Высточено». Направлением обмена информацией и переводом буфера в остояние «Ныклочено» травляется готика чтения/записи ПЛП. Лостка чтения/записи ПЛП. Лостка чтения/записи ПЛП. Лостка чтения/записи ПЛП. По-




Рис. 3.11. Структурная схема КР580ВГ75

адресует записываемую ииформацию в соответствующие регистры микроскемы, 3У на 1 знакоряд нли стек FIFO, а считываемую информацию выводит из регистров состояния или регистров светового пера, Кроме того, она вырабатывает сигналы ПДП и прерываний, по-

даваемые на контроллер ПДП и центральный процессор.

Входной буфер-контроллер представляет собой логическое устройство, управляющие процессом взаимодействия инкроскем КР580В176 с центральным процессором видеотерминала. Он содержит регистры коммац и параметров, в которые от центрального процессора записываются соответствение коммацы и писловые данные (параметры), входящие в состав вектотрых коммад. Сведения о правляются приема в выполнения коммацы запосятся в регистр состоя им, откуда центральный процессор может их считать и пропадалных антуруальную с ЗУ из 1 изакора, и при обнаружений в ес состав кепоможной става и запуружаемую с ЗУ из 1 изакора, и при обнаружений в ес состав кепоможениями комада. выполнения и става с достава кепоможения с состава комательных комада. выполнения и

Запоминающее устройство на 1 знакоряд состоит из буферных ЗУ емкостью 80 восьмибитовых знаков каждое для промежуточного хранения выводимой на экраи ЭЛТ виформации. В микроскеме имеютел два стека FIFO обратного магазанного типа еккостью 16 зикою по 7 бит каждый. Стеки попарно сопряжены с ЗУ на 1 закоорад н служат для увеличения нх емкость в «прозрачном» режиме агрибутов поля. Выклорад обратов поля выполной обратов поля обратов поли обратов п

Стема расторово синтропизации и управления видеоситналом обеспеннает управлене выходам микросемы в соответствии с атрябутивными кодами, дешифрированными выходямы буфером-коэт-ролдером. Оне управлене также включением сигнала УSР «Подважение видеоситела» при обратном коде развертки. Слетчики знакор, теро в знакоряду предважаемы для подсечета соответственно числа знаков в энакоряду, числа егрок растра в энакоряду, числа знаков в энакоряду, числа знаков в энакоряду, числа знакорядов в кадре и вяляются поредвижнуючими. Требуемое число счета для каждого счетика предварительно записывается в регистр параметоры входиюто буфера-контролдера.

Таблица 3.13

Номер выводя	Обозначение	ние Назначение '							
12—19	D0-D7	Шина данных							
4-1	LC0—LC3	Номер строкн							
5	DRQ								
6	DACK	Запрос ПДП							
U	DACK	Подтверждение запроса							
7									
1	DRTC	Обратный ход строчиой раз-							
8		вертки							
8	VRTC	Обратный ход кадровой							
_		развертки							
9	RD	Чтение							
10	WR	Запись							
11	LPEN	Световое перо							
20	GND	Общий							
21	AO	Адрес порта							
22	CS	Выбор микросхемы							
23-29	CC0—CC6	Код знака							
30	CLK	Снихросигнал знака							
31	IRO	Запрос прерывання							
32	HLGT	Подсветка							
33, 34	GPA0, GPA1	Универсальные атрибутив-							
,	,	ные коды							
35	VSP	Подавление видеосигиала							
36	RVV .	Негативное изображение							
37	LTEN	Разрешение засветки экран							
38, 39	LAI, LAO	Код графических символов							
40	Uce	+5 B							
	Otte	1							

В микроскеме имеются два регистра светового пера, одии из которым включен парадлельно сечетнику заково, второй – счетчику заков, второй – счетчику закововов. При поступлении сигнала LPEN «Световое перо» состояние обоюх счетнико заисистея в регистры светового пера и храпится в ики. По команде содержимое светового пера может считываться центральным поцоссором.

Микросхема КР580ВГ75 обеспечивает большой выбор задаваемых программно форматов изображения, Она осуществляет синкроинзацию растра, промежуточное хранение отображаемого знакоряда, декодноравние аттибутивных кодов. управление курсодом (марке-

ром), работу со световым пером.

Микросхема разработана для сопряжения контрольера ПЛП типа RP800BT67 с тенератором стандартных знаков — ПЗУ, декодирукощим точенкую матрицу. Сникронизация за уровие растровых точек
обеспечивается влешней схемой. Назначение выводов КР580BT75 приведено в табл. 3.13.

#### 3.2.12. Микросхема КР580ВВ79

Микроскема КР580ВВТ9 представляет собой програмируемое интерфейсное устройство, предвазиваенное для вовод в измола информации в системих, выполненных из основе 6 и 16-разрядных микро-процессоров КР580ВМВОЯ и КР1810ВМВО, Кроме того, микроскема может применяться и как самостоятельное устройство при условии может применяться и как самостоятельное устройство при условии мыполнения требовавий, предъявляемых и хълетирическим и временным параметрых. Микроскема допускает одновременяюе выполнения ображения и адисплее. Структурияя скема КР580ВБТ9 представлены а рис. 312. Она содержит дисплее, клавиатурную и скемы управления, синхроимарующе ввод/вывод информации и взаимо-действие различкых услов.

Диспейная часть микросхемы обеспечнает вызод виформация по двум 4-разрадным кваялам: DSPA0 — DSPA3 — канал 1 ОЗУ отображения; DSPB0—DSPB3 — канал 2 ОЗУ отображения; DSPB0—DSPB3 — канал 2 ОЗУ отображения. Вывод осуществляется в выде довичного кода на 8- или 16-разрадные циф-ровые дып алфавитно-цифровые дисплен. При этом могут использоваться такие типы дисплека как дислен иналиянавия, ос светоиз-лучающими диодами, с жидкокристальическими элементами. Информация и адмоллей может выводиться двумя способами; следа без

сдвига и справа налево со сдвигом.

Оперативное ЗУ отображения предназначено для хранения информация, которая должна отображаться на дисплес. Оперативное ЗУ отображения объемом 16 слов х в разрядов можно организовать в свюению оЗУ объемом 16 слов х в разряда в можно организовать объемом 16 слов х в разряда и в слов х в разряда в дисо устройство объемом 16 слов х в разряда и в слов х в разряда в дисо устройство или в СЗУ отображения в синтывание в него осуществляются чень на слов х в сего осуществляются чень станов с предела предел

двунаправленную шину данных D0-D7.


Регистр адреса ОЗУ отображения испольуется для кранения адреса данных, которые в данных момент записнаются или. Запись адреса в регистр адреса ОЗУ отображения осуществляется с помощью комаму, сЗапись в ОЗУ отображения осуществляется с помощью комаму, сЗапись в ОЗУ отображения и существляется с помощью комаму, сЗапись в ОЗУ отображения и существляется и помощью по ощью по помощью по помощью по помощью по помощью помощью по помощью помощью помощью помощью помощью помощью помощью помощью по помощью 


Рис. 3.12. Структурная схема КР580ВВ79

граммным сбросом, записью режима работы и по команде «Сброс», Регистры ОЗУ отображения предназначены для хранения данных, которые в момент сканирования ситиалами SO—S3 выводятся на выхолы DSPA0—DSPA3 и DSPB0—DSPB3.

Клавнатурная часть микросдемы черев входы RETO—RETT обсепеннает ввод информация разанчизным свособами: с клавнатурной матрицы объемом 8 слож 8 разрядов с возможностью расширения од 4 (8 слож 8 разрядов). с матрицы датников 8 слож 8 разрядов, а также ввод по стробу 8 слож 8 разрядов. Клавнатурная часть микросскемы может спрагаться с любой клавнатурой тивь клавнатуры пишущей машиния, произвольным набором переключателей. Буферы мации в режимат сканирования клавнатуры, сканкрования матрицы датчиков в водол по стробу. Сложа управления и устронения добездатиков том в доста образования и стром пределения добезза режимат 2 в Мъждавшиных сцеплений. Мълавшиных сцеплений датчиков и водиматира пределения синформатира и пределения датчиков и водиматира пределения с собаружением ошибок, а тажке в режима с санирования матрицы датчиков и води по стробу. Кроме того, она устраниет дребезг клавиятуры пра замиждавированскания с санирования матрицы датчиков и водиматира пределения с пределения 
Оперативное ЗУ датчиков предназначено для хранения с последующим считыванием кода познини клавиш, состояния ключей в матрице датчика, а также информации, вводимой по стробу. В режимах сканирования клавиатуры или ввода по стробу ОЗУ датчиков работает по принципу «обратного магазива»: первый вощем — первый вышем. В режиме скинирования матрицы датачнков ОЗУ работает как ОЗУ датчиков, т. е. каждая сгрока ОЗУ загружается состоянием со-ответствующей строка в матрице датчиков. При этом если обиаружено квыейсние состояния датчиков, то не выходе INT «Прерывание» формируется сигнала высокого уровяя.

Сумы виализа состоями ОЗУ датчико определяет число вязодишихся в ОЗУ сигналов, а гакже фиксирует заполнения всего обтема ОЗУ или отсутствае виформация в нем. Если ОЗУ содержит ниформацию, формируется сигнала INT. В ресиме съдитирования матрицы датчлико слема являва состояния ОЗУ датчиков следит голько за числом синколор в вем. которое не должию превышить семи.

Скмы управления вводом/выводом вырабатывает сигиалы, когорые управляют обменом неформацияе С МП, а тажке внутрениями пересывами, данных и команд в различиме регистры и буферы микростемы. Буфер канала данных перавляютеля для обмена информацией между инкросчемой КР560ВВ79 и МП КР560ВМ60А. Направление обмена информацией определяется сигналами WR, RD и CS. При поступления на вход CS сигиала высокого уровия буфер канала данных суганальнается в состоящие «Выключено».

Стема управления и снихроннации состоит из регистра хранния комана, куда записываются команай, управляющие клавиятурной и дисплейной частями микросхими, и счетчика сикхронизации, с помощью которого обеспечавется согласование диптельности цикла МП с внутремней сикхронизацией микросхемы. Схема управления и сикхронизации формирует сигнал ВФ - Спиемнее, который исполь-

Таблица 3.14

Номер вывода	Оболна чение	Назначение						
12-19	D0-D7	Шина данных						
38, 39, 1, 2, 5—8	RETO—RET7	Входы клавиатуры						
5—8 3 4 9	CLK	Тактовый сигнал						
4	INT	Прерывание						
9	CLR	Очистка						
10 11	RD WR	Чтение						
20	GND	Запись Обший						
21	NS/D	Команда/данные						
22	CS	Выбор микросхемы						
23	BD	Гашенне						
24-27	DSPA3-DSPA0	Канал 1 ОЗУ отображе						
		ння						
28—31	DSPB3-DSPB0	Канал 2 ОЗУ отображе						
3235	S0—S3	ння						
36. 37	SH, V/STB	Управление сканирования Управление сканирова						
30, 37	311, 1/315	ннем клавиатуры						
40 .	Ues	+5 B						

зуется для гашения отображения на дисплее во эремя смены цифр на бума вля при поступление на входы 200—77 комадам «Гашения отображения», Сметчик сканирования вырабатывает сигналь 50 — \$33, которые производят сменирования зырабатывает сигналь \$50 ков и дисплея. Установка счетами сканирования в исходиое состояние осуществляется анпальнатым и пологовамимы способами.

Программирование режимов работы, запись виформации в ОЗУ отображения, четвие виформации в ОЗУ датчиков и ОЗУ отображения, а также чтелие виутреннего остояния интролемы осуществляет образоваться и образоваться об

# 3.3. Микропроцессорный комплект серии КР588

МикропроцессорамЫ комплект серпи КР588 выполнен ва основе инжопороговой КМОП-темпологи в жальется комплектом, средиего быстродействия в инитимальной потребляемой мощности. На его основе целесообразна разработися вычильтельных и управляющих систем, инеющих автономное патание. Он предизванает для обработки Гразрадиям, данных и нижет фиксированую систему компад, совместныую с системой компад микро-ВМ «Электроник» 60°. Все инжероскемы, колодище в МПК КР588, предизванены для работы в дла-пазоне температур — 10... +70 °C и имеют напряжение питания 5 В± ±5 %.

Ниже приведены функциональный состав МПК КР588 и основные

параметры микросхем, входящих в комплект.

Микропроцессорная секция параллельной обработк информации КР588BC2	и
Разрядность обрабатываемых данных Разрядность микрокоманды Инсло каналов ввода/вывода информации Максимальный объем адресуемой памяти, Кбайт	16 12 1 64
Время цикла, мкс Потребляемая мощность, мВт	<1,82 <4,7
Управляющая память КР588ВУ2	
Разрядность команды Разрядность шины состояний Разрядность микрокоманды Число логических произведений Время выборки микрокоманды, мкс Потребляемая мощность, мВт	16 4 13 150 <0,65 <16
Системный контроллер КР588ВГ1	
Разрядность мнкрокоманды Число выполияемых микрокоманд Число запросов прерываний	5 26 4

.

Разрядность кода прерываний . .

Время цикла, ис . . . . . .

Потребляемая мощность, мВт . .

<200

<4.0

#### 

Контроллер ЗУ КР588ВГ2										
Число управляемы:										
Время цикла, ис								٠	٠	<300
Потребляемая мош	ность,	мВт								<0,00

Микросхемы серин КР588 выполнены в прямоугольных пластмассовых корпусах типа: 2204.42-2 — КР588ВС2, КР58ВВУ2, КР58ВБГ1; 2121,28-4 — КР588ИР1, КР58ВВА1; 2107.18-1 — КР58ВВГ2,

#### 3.3.1, Микросхема КР588ВС2

Микроскема КР588ВС2 представляет собо 16-разрядиое асикдонное микрострортамимо-угравляемое устройсков, предагравляеменное для обработки цифровой информации, представленной в двоичном коде. При совместном использование микростамо Кр88ВУ2(кодировки 001—0005) реализуется система команд микро3ВМ «Энектронка-60-». Структурная секса КР588ВС2 пересставлена в рис. 31.3 Рассмотрым назначение основных узлов и принцип их взаимодейстнами, Арифичетекско-потекское устройство (ДЛУ) предыпажено для ими поерандами, Для временного хранения операцов и результата используются сакумулятор (Д) и регетеры общего назначения (РОН) — шествадцать 16-разрядных регистров, составляющих блок (РОН) — шествадцать 16-разрядных регистров, составляющих блок (РОН) — шествадцать 16-разрядных регистров, составляющих блок (РОН) — предаграми (ДР) и выдаются за священие обурая правляются состояния (РС) и выдаются за выходиую пину состояния истема как регистро основный некомураторы пину состояния истема как регистро основный некомураторы пину состояния истема как регистро состояния (ВСС) и выдаются за выходиую пину состояния истем как регистро общего назачаемия.

Входивя мікрокомвида поступает на шину МNSO—MNSII в запоминается в 12-разрядном регентре микрокоманд (РМК). Влю управления осуществляет дешифрацию микрокомвиды и производит запись дешифрированного кода в регестр управляющего слора (РУС), который выдает на все узлы микроскемы управляющие сигналы в сотответствии с кодом выполняемой микрокомманы.

Полимй цики работы микроскемы состоит из четырек фаз: првема, чтения, записи и выдачи, последовательность выполнения которых задается блоком свикронизация. По звершении цикла предыдущей микрокоманды микроскема переходит к фазе приема в РМК очерацюй микрокоманды пры условия поступления отрицательного




Рис. 3.13. Структурная схема КР588ВС2

фроита сигнала CS «Выбор микросхемы». Микросхема реализует коивейсриый принцип выполнения микрокомаяд, при котором операции приема и дешифрации следующей микрокомаяцы совещаются с операциями исполнения и выдачи результата предыдущей микро-

команды.

В фазе приема производится прием очередной команды в РМК, то фиксируется выдачей отридательного фонта ва выводе F1 «Свикроинзация», дешифрация микрокоманды и запись управляющего кода в РУС при условия компенять фаза записи для предыдущей микрокоманды. После записи дешифрированного управляющего кодво РУС остоящей ензкото урован на выводе F1 изменяется из высокое. На этом фаза приема заканчивается, если в дешифрированной вырукоманда отутствует прием информации с шиныц D—D D.C. ОРА «Сопровождение виформации» и при наличин на нем напражеиня инжого уровня производит прием авинах с шины D. По окончании приема инжого уровня и фаза приема завершается.

Во время выполнения фазы чтения выбирается источник информации (операнды или один из операндов) и производится асимкроиная обработка информации в АЛУ. В зависимости от выполняемой микрокоманды в качестве источника ниформации могут служить ак-

кумулятор, регистр состояний, РОН, шина D.

Во время выполнения фазы запися заканчивается обработка информации в АЛУ и производится запись результата в соответствующий приеминк: А, РОН, РС, D. Если приеминком информации является шина D, то микроскема устанавливает информацию на выводах D—D15, сопровождая се выдачей сигнала ОРА инзкого уровия,

Номер вывода	Обозначение	Назначение						
5-20 24-40, 1-4, 41 22-25 21 30 31 32 33 42	D0-D15 MNS0-MNS11 ST0-ST3 GND CS F1 OPA	Шина даниых Микрокоманда Состояние Обший Выбор микросхемы Синхроинзация Сопровождение информации по шине D Окончание приема +5 В						

В фазе выдачи микроскеми является источником информации, а остальные болок процесс обмена осуществляется аснакропко. При выдаче информации источник устанавливает одновременно с давизным сигная ОРА инкикого уровя». По завершении приема информации приемина устанавливает сигная ПРА
накого у ОРА
воского убращение деятельные сументы пределатить об 
высокого уровая. В процессе выполнения фазы выдачи предыдущей 
микрокоманды могут выполняться фазы приема и течения текущей 
микрокоманды и фаза приема последующей микрокоманды, Назначение выводок РКБ98EC приежено в таба. 3, 3, 5.

#### 3.3.2. Микросхема КР588ВУ2

Микросхема КР588ВУ2 представляет собой управляющую памать (УП) микропрограми и предлазначена для формирования последовательносте микросхомия по задавиюй комваде. Микросхеми КР588ВУ2 выполняются в виде стандартных кодировок, сосержимог которых определено на этапе матоговления микросхем. Кодиров, 001—0006 поводито реализовать систему бомать и и претивлена и рок. 3.14. Рассмотрим назначение основных блюков и прицици их взаниодействия.

Блок сикхроинзации при поступления входилах управляющих сикдялов производит установку всех регистров 311 в исходное состояние, осуществляет сикхроинзацию приема команды и выдачи микрокоманды, Вкодила команда поступлеет в УП по 16-разрядией шие NS и хравится в регистре команд (РК). Одновременно в 4-разрядием регистр состояния (РС) записывается информация с шины состояний ST, На шину состояний УП поступлеет содержимое РС микросхемы КРБ88ВСС илы код перерывания из системного контроллера




Рис. 3.14. Структурная схема КР588ВУ2

КР588ВГ1 что определяет ход выполнения или направление ветвлення команлы.

Прием новой команлы в РК и РС произволится при полаче на вход ОРА «Сопровождение информации по шене NS» сигнала визкого уровня. Управляющая память информирует о приеме команды установкой на выводах IPA «Окончание приема» и END «Конец команды» сигналов низкого уровня. Внешнее устройство снимает сигнал ОРА, на что УП отвечает установкой на выволе ІРА сигнала высокого уровня. Прием новой команды произошел, и УП переходит к формированию последовательности микрокоманд.

Программируемая логическая матрица (ПЛМ) в соответствии с кодом поступившей команды формирует код очередной микрогоманды, апрес следующей микрокоманды и управляющие коды, коорые поступают соответственно на регистр микрокоманд, регистр

едующего адреса и регистр управления.

Регистр микрокоманд хранит микрокоманду и выдает ее на шины MNSO - MNS12 «Микрокоманда», Одновременно по коду, храияшемуся в регистре следующего адреса, происходит формирование следующей микрокомады. По отрицательному фронту сигиала на входе F1 «Синхронизация» выдача текущей микрокоманды прекращается, н если к этому моменту сформирована следующая микрокоманда, то происходит ее запись в РМК с последующей выдачей. В регистр управления поступают признаки, определяющие режим работы УП. При поступлении признака конца команды блок снихронизации на выводе END устанавливает сигнал высокого уровня, указывающий о необходимости подачи новой команды. Назначение выводов КР588ВУ2 привелено в табл. 3.16.

Номер вывода	Обозна чение	Назначение
1-4 5-20 22-34 21 36 37, 39 38 40 41	ST0-ST4 NS0-NS15 MNS0-MNS12 GND FI RESETI, RESETO END IPA OPA	Состоявие Команда Мякрокоманда Общий Синхрошнавшия Уставовка Комен команды Окончание приема Сопровождение по шине NS 458

#### 3.3.3. Микросхема КР588ВГ1


Микросхема КР588ВГ1 представляет собой системный контроллер (СК) и предназначена для организации на базе МПК серин КР588 16-разрядного процессора с системой команд и интерфейсом микроЭВМ <3лектроника-60».

Системный контроллер при работе в составе процессора обеспечивает: ввод/вывод 16-разрядных слов и байтов, обработку прерываний, прямой доступ к памяти, управление магистральными приемопередатчиками. Структурная схема системного контроллера представ-

лена на рис. 3.15.

Работа СК, как и процессора в целом, начинается с подачи на вывол RESET «Начальная установка» напряжения низкого уровня. По сигналу RESET СК на выволах ICO-IC3 «Кол прерывания» формирует команду «Режим начального пуска», по которой процессор выдает адрес начального пуска, определяемый уровнем напряжения, предварительно установленного на входе PUM, Как правило, первой микрокомандой, подаваемой на входы MNS0-MNS4 CK. является микрокоманда RES «Начальная установка», которая полготавливает блок управления контроллера к прнему следующей микрокоманды. Для установки всей системы, построенной на базе МПК серин KP588, в исходное состояние используется микрокоманда INIT «Инициализация», по которой СК на выводе INIT формирует импульс начальной установки внешних устройств длительностью ~10 мкс. Входная микрокоманда записывается в 5-разрядный регистр микрокоманд СК по сигналу СS «Выбор микросхемы». После дешифрации поступившей микрокоманды блок управления выдает сигнал F1, свидетельствующий о возможности снятия микрокоманды. Сформировав все необходимые сигналы, СК снимает сигнал F1, разрешая полачу новой микрокоманлы. Число выполняемых микрококоманд равно 26.

Для организации передачи адресов, данных, команд и векторов прерываний по системной шине процессора блок управления обменом вырабатывает управляющие сигналы SYNC, DIN, DOUT, WTBT в со-



Рнс. 3.15. Структурная схема КР588ВГ1

огветствии с ГОСТ 26765.51—86 и группу сигналов квитирования для огранизации асипкропиюто обмена между огдельными блоками процессора. Двунаправленный вывод ОРА1 служит для сикуроинзации работы микросены КР58862 с СК при обмене давивыми по виформации обмене давивыми по виформации обмене давивыми с при обмене давивыми с при обмене давивыми конформации обмене давивыми с при обмене давивыми обмене давивыми с при обмене давивыми с при обмене давивыми обмен

адресом-вектором».

Поступнюшне на схему СК запросы прерываний анализируются, и поступном прерывания, соответствующий запросу с напысицим приоритегом, выдается на выводы ICO—IC3. Затем он поступает в управляющую память процессора (КРSSBBУЗ с кодировкой 0005), которая в соответствуни с поступнющим кодом прерывания переходит к оппе-

деленной программе обслуживания.

Блок управления пряемоперелатчиками после начальной установки СК переводит магистральный приемопередатчик (МПП) в режим вывода информации: на выходе СГ устанавливается инэкий уровень напряжения, на выходе СР — высохий. При выполнении микрокоманд, связанных с процессом вода информация, блок управления приемопередатчиками изменяет состояния управляющих выводов С1 и С2 на противоположные. При переходе процессора в режим прямо-го доступа к памяти СК песеводит выводы С1 и С2 в состояние, за-

прещающее передачу информации.

Блок управления ПДП предоставляет канал процессора внешиеку устройству, запросявшему ПДП подвеже сигиал DМR «Гребование ПДП», только после выполнения цикла обмена самим процессором. При этом СС сигиалами С1 и С2 отключает прицессор от канала и вырабативает сигиал DMC «Предоставление ПДП», по котона и предоставление пДП», по котодительное предоставление пДП», по котона да SACK «Притерождение запроса». Вжение устройство выполняная разменения статовать выполня выполня выполня выполняния разменение устройство выполня на предоставление устройство выполня-

Таблица 3.17

Номер выво- да	Обозна чение	Назначение
1, 2	T. P	Биты слова состояния
3	RC	Задержка сигнала RPLY
4-7	1C0—IC3	Код прерывания
8	RESET	Установка
9	OPA1	Сопровождение информации
		для АЛУ
10	OPA2	Сопровождение информации
		для УП (0001-0005)
11	OPA3	Сопровождение информации
	-	для УП (0004-0005)
12	IPA	Окончание приема
13-17	MNS4-MNS0	Микрокоманда
18	CS .	Выбор микросхемы
19	F1	Снихронизация
20	PUM	Выбор начального адреса
21	GND	Общий
22 23	INIT	Инициализация
24	WTBT	Запись/байт
25	SYNC	Обмен
26	DIN	Ввод данных
27	RPLY	Вывод данных
28	IRO	Ответ
20	IRQ	Прерывание с вводимым адре- сом-вектором
29	IAKO	Предоставление прерывания
30	DCLO	Авария источника питания
31, 34, 33, 32	IRO—IR3	Запросы прерывания
35	EVNT	Прерывание по таймеру
36	HALT	Останов
37	DMG .	Предоставление ПДП
38	SACK	Подтверждение запроса
39	DMR	Требование ПДП
40, 41	C1, C2	Управление приемопередатчи-
		ками
42	Uce	+5 B

ет циклы обмена с ЗУ и по завершении их освобождает канал и синмает сигнал SACK. Назначение выводов КР588ВГ1 приведено в табл. 3.17.

## 3.3.4. Микросхема КР588ИР1

Микросхема RF988(IPI представляет собой В-разрядний миогофикциональный буферный регитсу (МБР) и перемазмачены для присма, хранения и выдачи информации в различных микропроцесормых системых, схемах ЗУ, контроллерая инвешных устройств. Она обеспечивает контроль четности принимаемой информации или форматериа и принимаемой информации или форматериа и принимаемой информации или принимаемой информации или форматериа и принимаемой и принимаемой информации или примежения и принимаемой и принимаемой информации или примежения и принимаемой и принимаемой и предаставления и примежения и принимаемой и принимаемой и предаставления и примежения и принимаемой и принимаемой и предаставления и примежения и предаставления и принимаемой и предаставления и примежения и предаставления и пред

Ввод информации осуществляется с 8-разрядной шины DI (DI0—DI7), вывод — на шину DO (DO0—DO7). Различные режимы работы МБР (запись, считывание, хранение, установка в исходное состояние) осуществляются при установке на входе СS «Выбор мик-

росхемы» сигнала пизкого уровия.

Установка МБР в вкладное состояние осуществляется при подаче на взол RESET «Установка» сигнала изикого уровия. Запись входной виформации с шили DI в регистр осуществляется по отришательмому фронту сигнала, полавеного на вход WR «Запись». При этом появление напряжения пиякого уровия на выводе EXDWR евидетелствует от ом, то информация записвая в регистр. Сигнавание информации из регистра на шину DO производится при подаче на вход ПО «Сигнаване» напряжения пякого уровия. При этом появление




Рис. 3.16. Структурная схема КР588ИР1

напряження низкого уровня на выводе ENDRD свидетельствует о том, что считанияя информация находится на выходной шине DO. При наличии на входе RD напряження высокого уровия выходы DO уста-

навливаются в состоянне «Выключено»,

Сиятывание информации из регистра на шину DO может осушествляться с инверсней, когда на коде IN «Инверсия» установлен инжий уровень: напряжения, в без винерсия, когда на входе IN высокий уровень: напряжения I. Вход/выход Рейн течности В завысимости от уровня сиятала на входе EP «Формирование/контроль» инбо принимент, либо выдате бит четности. При подвем на вход EP нивкого уровня напряжения МБР производит контроль четности наиформации, принимаемб по шине DI и входу Р; при подаче на вход EP высокого уровня запряжения МБР формирует бит четности для иформации, раздавемой по шине DO, в выдате его на вмера денижий уровень четности илине DO, в надате его па измога. Р При имероряация, раздавемой по шине DO, в надате его на измога Р. При имероряация условия четности поформация, принимаемой по шини и кжий уровень напряжения. При этом запись, информации с шины DI в регистр не производится, в сигна ENDWR не вырабатывается, Навачаение вымодов KPS86VIP повняемое в таба, 3.18.

Таблица 3.18

Номер вывода	Обозначение	Назначение
6—13 16—23 1 2 3 4 5 14 15 24 25 26 27 28	DIT—DIO DOO—DOT EP CS WR RD RESET GND IN P ENDRD ENDRD ENDWR ERR Ucc	Входы регистра Выходы регистра Выходы регистра Вобором неровирование / контроль Выбор микросхемы Запись Запись Установка Общий Инверсия Вит четности Чтение вынолнено Опибка четности +5 В

## 3.3.5. Микросхема КР588ВА1

Микросхема КР588ВА1 представляет собой магистральный приевопередатчик (МПП) и обеспечивает двунаправленную передачу информации по 8-разрядной шине с инвессей или без инвессия

Микросхема может осуществлять контроль на четность принимаемой винформация или формировать бит четности для въдаваемой виформация. Структуризя схема МПП представлена на рис. 3.17. Шини АО—А7 и ВО—В —В в-разрядные двунаправляенияе, имеющие на выходе состояние «Выключено». Для работы микросхемы необходимо па вход СS «Выбор микросхемы» подать напряжение никого уровия. Направление передаче ниформации определяется сигналями вы входах СІ и СЗ в соответствии с табл. 3.19. Вид передачи (прамая или инверсияя) задается сигналом на входе IN «Инверсия». При подаче на вход IN «Инверсия». При подаче на вход IN высокого уровия капряжения передатий образовать пределяется без инверсия, инжого—стиверсием, инжого—стиверсием, инжого—

Появление на выходе DONE «Выполнено» напряжения низкого уровня означает, что на выходе примоперелатинка появилась им в романия. Выводы РА и РВ — двунаправленные и служат для приема или выдачи бита четности. Функация выкодо РА и РВ задается управляющими ситнадами FPA и FPB в спот-

EPA Блок EPR орнивования контроля **ЧРТНОСТИ** Блок усилителей шиль А Блок TN исилителей WINNEY R Блок ипоавления DONE

Рис. 3.17. Структурная схема ҚР588BA1

ветствии с табл. 3.20. Появление в режиме контроля четности на выходе ERR «Ошибка четности» напрыжения визкого уровня свидетельствует о том, что условые четности для принятой информации и бита четности не выполнею. Назначение выводою КР5888ВА1 приведем в табл. 3.21.

Таблица 3.19

CI	C2	Вид передачи	CI	C2	Вид передачи
1 0	1	Нет передачи А→В	1 0	0	В→А Режим запрещен

## 3.3.6. Микросхема КР588ВГ2

Микроссема КР588Н2 представляет собой контролер запомннающего устройства (КЗУ) и передавляема для управления модулями оперативных запомнающих устройств. (ОЗУ) и организации обмена информацией между ОЗУ и внешениям устройствами в соответстани с ГОСТ 26.765.51—86. Структурная схема контроллера ЗУ прасставлена на лис. 3.18.


При использовании КЗУ в составе конкретного модуля ОЗУ его адрес задается предварительно подключением выводов А13—А15 к. шинам U.е. и GND. Контроллер ЗУ разрешает выполнение операций в данном модуле ОЗУ голько при условии совпадения кода старших разрядов на входах АDI3—АDI5 «Цина адрес/данные с кодом, заданиым на выводах A13—A15 КЗУ. Сравнение кодов производится блюком выбора модуля при поступлении на него сигнала SYNC «Обмен». Блок выбора модуля выдает разрешение на блоки обмена

Таблица 3.20

В	сод	мании мании	оль на гь инфор- , прини- о входам	яне	ирова- бита пости	Выполияеные функция
EPA	EPB	A0—A7, PA	B)-B7, PB	PA	PB	
0	0	+	+	-	-	МПП контролнрует на чет- ность информацию, прини- маемую по шине А или В
0	1	+	-	_	+	МПП контролирует на чет- ность информацию, прини- маемую по шние А и входу РА, и выдает бит четности иа вывод РВ при выдаче информации на шниу В
1	0	-	+	+	-	МПП контролирует на чет- ность ниформацию, прини- маемую по шине В н входу РВ, и выдает бит четности на вывод РА при выдаче ниформации на шину А
1	1	-	-	+	+	Формированне бита четно- сти для ниформации, посту- пающей по шине А или В

Таблица 3.21

Номер вывода	Обозначение	Назначение
06—13 16—23 1 2, 3 4 5, 24	B7—B0 A0—A7 CS EPA, EPB ERR PB, PA	Шина В (вход/выход) Шина А (вход/выход) Выбор микросхемы Формирование/контроль Ошибка четности Вит четности шин В и
14 15 25 26, 27 28	GND IN DONE C2, C1 Uee	(вход/выход) Общий Инверсия Выполиено Направление передачи +5 В



Рнс. 3.18. Структурная схема КР588ВГ2

и управления считыванием/записью, причем последний формирует синталы СSО и СSI, осуществляющие выбор в модуле ОSУ соответственно младшего и старшего байтов 16-разрядного слова. Формирование сигналов СSО и CSI в завежности го соголния колодим сигналов WTBT «Запись/байт» и АDО «Младший разряд адреса» осуществляется в соответствии с таба. 3.22 Д. Иля задержик выдачи сиг-

Таблица 3.22

SYNC	WTBT	AD0	CSO	CS1	Выполняемая операция
0	1	х	0	0	Запись/считывание слова DA0-
0	0	0	0	1	DA15 Запись младшего байта DA0-
0	0	I	1	0	DA7 Запись старшего байта DA8— DA15
1	х	Х	1	1	Нет выборки ОЗУ

Примечание. 1 — сигнал высокого уровня; 0 — сигнал инзкого уровня; X — состояние безразлично.

Считывание данных из модуля ОЗУ в режиме ввода данных осуществляется следующим образом, По сигналу SYNC «Обмен» блок выбора модуля КЗУ производит сравнение кодов на входах AD13 — AD15 с предварительно установленным адресом КЗУ и при их совпадения выдает разрешение на блоки обмев и уповаления считывани-

ем/записью

При поступлении сигнала DIN в соответствии с табл. 3.22 формуруются сигналы СSФ и СSI, а на выводе RCR устаньальнается низкий уровень вапряжения (разряжается емкостя КС-цени). Напряжение вы выводе RCR патаннает расти с постоящию в ремени, определяющей подключению подключений и СВС подключений 
Аналогично при воступлении сигнала DOUT происходит процесс формирования сигналов CSO, CSI, RPLY в режиме запинах в модуль ОЗУ, при этом длительность задержки сигнала RPLY об дет, определяться параметрами RC-цепи, подключенной к выводу RCW, Назалачение выводов KPSSBBIZ привелено в табл. 3.23.

Таблина 3 23

Номер вывода	Обозначёние	Назначение
1 2-3 3 4—7 8 9 10 11 12—14 15, 16 17 18	RPLY RCR SYNC AD15-AD13, AD0 DOUT GND DIN WTBT A13-A15 CS0, CS1 RCW Uce	Ответ Задержка пря вводе Обмен Шина вдрес/данные Вывод данных Общий Запись/бай запись/бай об данных Запись/бай од дан запись запи

## 3.4. Микропроцессорный комплект серии К1800

Микропроцессорный комплект К1800 преднавляения для построения быстроействующих ЭВА, контрольеров различного навличения, быстроействующих систем обработия данных. Секцовная структура с воможностью паращивания, микропограмимое управление, достатично полизый функциональный согда и совместимость с ЭСПскемым средней степени житеграции в 37 моволяют широко сисползовать МПК К1800 при построении быстроействующих систем для обовотих информация разламом масштабе вомесии.

Схемы комплекта выполнены на основе ЭСЛ-логики; исключение составляет микросхема К1800ВА4, которая выполнена на основе

ТТЛ- и ЭСЛ-логики.

Рабочий диапазон температур — 10...+75 °C. При применения данного комплекта необходимо принимать меры для снижения температуры корпуса, для чего использовать обдув и теплоотводы. Ни-

же приведены функциональный состав МПК серин К1800 и основные параметры микросхем, входящих в комплект.

#### Микропроцессорная секция параллельной обработки информации K1800BC1

Число каналов ввода ниформации	. 1
Число каналов ввода/вывода информации	2
Число разрядов каналов ввода, ввода/вы-	
вода информации	4
Число управляющих сигналов	17
Число выполняемых операций	
Объем адресуемой памяти, слов	
Потребляемая мощность, мВт	<1600
Время выполнення операций сложения (вы-	
читания) не	<41

#### Устройство синхронизации К1800ВБ2

Число фаз выходных синхросигиалов		1-4
Число управляющих сигналов		8
Потребляемая мощность, мВт		<735
Частота тактовых сигналов МГп		≪36

#### Схема управления памятью К1800ВТЗ

Число каналов ввода информации	1
Число каналов вывода информации	1
Число каналов ввода/вывода информации	3
Число разрядов каналов ввода, вывода и	
ввода/вывода информации	4
Объем адресуемой памяти, слов	2471*
Число управляющих сигналов	15
Потребляемая мощность, мВт	<170
Время передачи информации без обработ-	
	-11

# Многоразрядный сдвигатель К1800ВР8

Число разрядов каналов входной и выход-	
ной информации	16
Число различных типов сдвигов	8
Число разрядов, на которое можно осу-	
Шествить савиг	<16
Потребляемая мощность, мВт	<1800
Время выполнения сланга ис	≪8

# 

Число разрядов адреса каналов А и В	5
Число разрядов каналов выходной инфор-	
мации AD и BD	9
Потребляемая мощность, мВт	≪1800
Время записи (считывания) информации, ис	≪18

# Двунаправленный транслятор уровней К1800ВА4 Число разрядов . , 4 Потребляемая мощность, мВт . , 4 700 Время передачи информации ЭСЛ—ТТЛ. не 8

Время передачи информации ЭСЛ—11Л1, нс

доуниприоленный жиейстрилоный гринсляго	p 1(10001
Число разрядов	5
Потребляемая мощность, мВт	<440
Время передачи информации из канала А	
в канал В, нс	<6

# Схема микропрограммного управления К1800ВУ1

Число каналов ввода виформации         1           Число каналов ввода виформации         2           Число каналов ввода, вимода информации         2           Число разрадов каналов ввода, вымода и         ввода/вымода и           ввода/вывода винформации         4           Число разрадов микрокомаци         4           Число разрадов микрокомаци         4           Число управляющих ситиналов         >19           Потреблемая мощность, мВт         <19           Время видати съедующего зареса, и         <33		Oxe,na manponpoopammiooo gripaorien	.,
Число каналов ввода/вывода информации         2           число разрядов каналов ввода, вывода и ввода/вывода информации         4           Объем адресуемой пакити, слов         2           число разрядов микрокомады         4           число разрядов микрокомады         4           число управляющих сигналов         9           Потребляемая мощность, мВт         <190	Число	каналов ввода информации	1
Нисло разрядов кеналов ввода, вывода и волад/вывода информации 4  Объем адресуемой памяти, слов 2  Число разрядов микрокоманды 4  Число управляющих сигналов 9  Потребляемяя мощность, мВт 4190			
ввода/вывода ниформации 4  Объем адресуемой памяти, слов 2 <sup>1/18</sup> Число разрядов микрокоманды 4 Число управляющих сигналов 9 Потребляемая мощность, мВт <190	Число	каналов ввода/вывода информации	2
Объем адресуемой памяти, слов         2 <sup>1/1*</sup> Число разрядов микрокоманды         4           Число управляющих сигналов         9           Потребляемая мощность, мВт         <190			
Ообъем адресуемой намяти, слов 2  Число разрядов микрокоманды 4  Число управляющих сигналов 9  Потребляемая мощность, мВт <190			4
Число управляющих сигналов 9 Потребляемая мощность, мВт			24/18
Потребляемая мощность, мВт <190			4
	Число	управляющих сигналов	
Время выдачи следующего адреса, ис <33			
	Время	выдачи следующего адреса, ис	≪33


<sup>•</sup> п - число используемых микросхем.

Микросхемы серин K1800 выыполиены в прямоугольных металлокерамических корпусах типа: 2207.48-1— K1800BC1, K1800BT3, K1800BV1, K1800BP8, K1800PП6; 2120.24-1— K1800B52; 2103.16-3— K1800BA4, K1800BA7.

# 3.4.1. Микросхема К1800ВС1

Микросхема К1800ВСІ представляет собой 4-разрядную микропроцессорную секцию паралельной обработки ниформации с возможностью нараципавлия. Микросхема орнентирована на выполнения върифентическия, догическия к операций садант. Арифичетические опения, диончио-весятичном коде. Структурная схема К1800ВСІ продставлена на рис. 31.9. Микросхема работает с тремя шинами: А, 18, 0В. Шины 1В и ФВ валяются двунаправленными, шина А — одноципараленныя возлавя.

Арифменческо-логическое устройство выполняет различные операции над операндами, поступающими по шинам А, ФВ и из аккумулятора, Формирователь кодов в зависимости от выполняемой опе-



Рис, 3,19, Структурная схема К1800ВС1

рации (сложение, выгитание, двоично-десятичная врифметика) осуществляет передачу виформации на вход АЛИ в пряхом, обратном можение передачу виформации на вход АЛИ в пряхом, обратном можение при выполнение арифметических операции АЛУ вырабатнавет ряд призивают. СО — выход перевоса, СИ и СР — вырабатнавет ряд призивают. СО — выход перевоса, СИ и СР — поращия и распростращение переноса, РС — четность перепоса и ОУ переполнение, которые выдаются на соответствующие внешние выводы. Сигналы переноса непользуются для организации последовательного и ускоренного переноса при создании многоразрядных усттройств обработик данных на солове некожьюжих микроссих (1800ВСІ.

Информация с шины ФВ может направляться на один из входов АЛУ с фиксацией и без фиксации в регистре ФВ. Управление осушествляется сигналом MS16. При необходимости, используя управлясюще сигналы, MS2 и MS3, можно производить маскирование различных разрядов информации, поступающей по шине ФВ, данимии, поступающими по шине А. Савитатель позволяет выполнять сковоную персавчу даними и даличные операции сдвига (арифиетический, потический, правод, влеео) информации, поступающей из АТИ или из аккумулятора. Управляющий сигнал МS7 определяет источник информации для савитателя, а септалы МS78 и МS14 — типе савита. Савигатель формирует правлям иуля Z при валичии пусё на всех выхотатель формирует правлям иуля Z при валичии пусё на всех выхо-

Сема управления шиной IB представляет собой мультиплексор, который в завесимости от сочетания управляющих сиглазов MSS, MSS, MSIS выдает на шину IB информацию из сдвигателя или из яккумулятора. Сема управления шиной ОВ представляет собой мульт типлексор, осуществляющий передачу инф

приведено в табл, 3.24,

Таблица 3.24

Номер вывода	Обозначение	Назначение
1316	IB0IB3	Шина 1В
23-20	ФВ0-ФВ3	Шина ФВ
29, 32, 34, 30	A0-A3	Шина адреса
1	Ucci	-5.2 B
2	PC	Четность переноса
3	co	Выход переноса
2 3 4 5	CG	Генерация переноса
- 5	CP	Распространение переноса
	OV	Переполнение
7, 17	GNDI	Общий (выходных выводов)
8	R1	Выход/вход младшего разря-
		да сдвигателя
9	R4	Выход/вход старшего разряда
		сдвигателя
10	PR	Четность результата
. 11	Z	Признак нуля
12	GND	Общий (схемы)
24	Ucci	-5,2 B
25, 48	Ucc2	-2,0 B
27	CLK	Тактовый сигнал
36 ·	GND	Общий (схемы)
. 44	CI	Вход переноса
37, 38, 40, 35, 39, 33, 31, 45, 28, 19, 41—43, 47, 46, 18, 26	MS0-MS16	Управляющие сигналы

#### 3.4.2. Микросхема К1800ВБ2

Микроскема К 1800ВЕ2 представляет собой сикронизатор, преднаваначенный для построении многофазных сиктроизинующих устройств и распределителей нимульсов в системых цифровой обработих информании. Структурная сесмы сикроманаторы представлена на рис. 320. Синхроинзатор может вырабатывать от одного до четиральносиктроимирленос (фаз), выдавлемых на выводы ФП-Ф4. Число фаз может программироваться с помощью управляющих сигналов М54, М55. При неободимиемт нистой фаз можно увеличанть постадовательным включением пескольких инкроскем. С помощью управляюших сигналов М50—М55, поступающих па фоле управляющь даниеммих сигналов М50—М55, поступающих па фоле управляющь к каждой фазы, когорая может быть задана равной одному ван двум периодам тактьогого сигнала С.К.




Рис. 3.20. Структурная схема К1800ВБ2

котором по сигналу START начинают вырабатываться спикроситиали и выдаются на выводы Ф1—Ф4 в зависимости от запротраммировального режима до поступения сигнала G71 «Пуск/останов». Выработка сикроситиалов вра поступения сигнала G77-гавиче сигностивности выработка сикроситиалов вра поступения сигнала G77-гавиче сигности вы Состанов в подать очеределой сигнал START, при этому работа сикроцияла постанова по току по сигности сигнова сигности сигналу «Сетанов» прекращается выработка сигналов и сигналу «Останов» прекращается выработка сикроситиалов после сомукованности в после сомукованности по сигналу «Останов» поседения вы запостраминованных фаз.

Работа симхроинватора начинается при поступлении аспихроиного сигнала START проявольной длительности, который с помощено симхроинватора пуска преобразуется во внутрениий сигнал, длительность которого равна перводу задающего тактового сигнала С.К. Причем для правильной работы синхроинзатора необходима предва-

рительная установка различных блоков в начальное состояние, которая осуществляется сигналом RESET «Установка»,

Білок контрола последней фазы вырабатывает контрольный ситнал, выдаваемый на вывод I.Р. Этот сигнал формируется оциовременно с синхросигналом последней фазы клеждого цикла и служит привыком паличив последней фазы. Управляющим сигналом М57, поступлющим на блюк управления дантельностью последней фазы, заработы «Единичная фаза» и «Останов на фазе». Блок контроли полработы «Единичная фаза» и «Останов на фазе». Блок контроли полкотрому можно определять рабочее состояние микроскемы. Появление сигнала СС совядает с пачалом цикла, т. е. с появлением сигроситилал первой фазы. Комочание сигнала аввекит от рекима ратроситилал первой фазы. Комочание сигнала аввекит от рекима ра-

Таблица 3.25

Номер высо-	Обозна чение	Назначение
1 2, 21—23 4 5 6 7 8—11 12 13 14 15 16 17 18 19, 20 24	GND  01-04  LP  CC  CRI  CLK  START  MS0-MS3  Ucc  G/H  R/M  SC/SP  MS7  RESET  MS6  MS5, MS4  GND	Общий фаз Выходы фазы Контроль последней фазы Контроль полного цихла Разрешение выработка спихроситиа- датовый сигнал Пуск у Управление длигельностью фаз — 5-2 В Пуск/останов Работа/профилактика Тактовый/импуансный режим Ундавление длигельностью последней Установка Установка Установка Установка Общий Становка Общий Ста

боты синхронизатора. Выходиме буферы служат для усиления мощности синхросигналов и согласования с нагрузкой R<sub>L</sub>=50 Ом. Назначение выводов К1800ВБ2 приведено в табл. 3.25.

#### 3.4.3. Микросхема К1800ВТЗ

Микросхема К1800ВТЗ представляет собой 4-разрядное устройстаем обработки виформации, которое может быть использовано для формирования и храпения адреса ЗУ и выдачи ягреса при операциях обращения к памяти. Имеется возможность наращивания разрядности.

Структурная схема K1800ВТЗ представлена на рис. 3.21. Микросхема имеет пять везависимых 4-разрядных шин, три из которых (1В, ФВ, DВ) двунаправленные и две одионаправленные (шина А—выходная и шина Р—входная), что обеспечивает максимальную тиб-

кость при выполнении различных команд передачи данных,

Арифменческо-логическое устройство выполияет 13 операция (арифменческо-логическое устройство выполияет 13 операция (арифменческое, логическое, сданизовые) пад семью возможними операндамогу поступать с воданизица колима ини в вависимости от значения управливощих сигналов МSO—MS14. Входы Р дают возпочения управливощих сигналов МSO—MS14. Входы Р дают возрешения пределения пределения пределения раздичения операций орожируется респипи памяти. При выполнения раздичения операций орожируется ряд привняков, которые выводятся на внешине выводы микросхемы; СО/ОV «Теперация переносл/перепольнения» СР/Е «Распорстране-

Таблица 3.26

Номер вывода	Обозна чение	Назначение
14, 13, 15, 16 18, 20, 21, 19 6—3 8—11 38, 37, 33, 34	DB0—DB3 A0—A3 ΦB0—ΦB3 IB0—IB3 P0—P3 CP/Z	Шина данных Шина адреса Шина ФВ Шина 1В Шина Р Распространение переноса/
2 35	CG/OV . CI/RI	признак нуля Генерация переноса/перепол- нение Вход переноса/выход при сдви- ге
22 43 39—42, 26, 29—32, 30, 47,	CO/R4 CLK MS0—MS14	Выход переноса/вход прн сдвиге Тактовый сигнал Управляющие сигиалы
46, 44, 45 1, 24 25, 48 12, 36 7, 17	Ucci Ucci GND GND	—5,2 В —2,0 В Общий (схемы) Общий (выходных выводов)




Рис. 3.21. Структурная схема К1800ВТЗ

ине переноса/признак нуля»; СІ/R1 «Вход переноса/выход при сдвиге»; СО/R4 «Выход переноса/вход при сдвиге». Назначение каждого из выводов определяется выполияемой операцией.

Регистр адреса содержит вибормацию о текущем адресс памяти. Запись либормации в этот регистр может осуществляться с цинг DB и ФВ, с регистра давных, с выхода АЛУ, с блока РОН, Информация с выхода регистра дареде предвесте я ва выходуму шину А прямым или инверсиям кодом, Управление выдачей адреса осуществляется сигналами МSA, МЭН.

Регистр данных предказначен для предварительного хранения информация и может быть загружке с шим DB, OB, IB и вз. АЛУ, Источник информация и для регистра данных и приемник результата опредклятотся управляющими стиглалым ИКО—МSЗ. Кроме огго, регистр может использоваться как аккумулятор, если микросском К1800ВТЗ выполняет функций основого АЛУ или если организоваться или параллельная работа с микросском К1800ВСІ для достижения удовенной отчороств вычислений.

Блок регистров общего назначения состоит из четырех 4-разрядных регистров R0—R3. Регистр. R0 используется в качестве счетчика программ и имеет специальный вход в АЛУ для модификации адреса памяти, Адресация РОН производится синналами MS12, MS13, 
Блок РОН может быть 
загружен с шины DB и 
из АЛУ. Назначение выводов K1800ВТЗ приведено в табл. 3.26.

# 3.4.4. Микросхема К1800BP8

Микросхема Қ1800ВР8 представляет собой 16-разрядный сдвигатель и может быть использована для предварительной нормализации и выравнивания степеней при вы-




Рис. 3.22. Структурная схема К1800BP8

полнении операций с плавающей запятой. Сдвигатель может выполнять восемь типов операций: арифиетические сдвиги вправо и васево, циклические сдвиги вправо и влево, сдвиги вправо и влево дополнительным кодом, заполнене выходов значением знакового разряда яли единицами. Чисть разрядов сдвига может быть до 15.

Структурная скема К1800БРв представлена на рис. 3.22. Рассмотрим являнение основику узлов, Деширфатор типос савита выбирает тип выполияемоб операции сдвига в зависимости от кода, постиващего на входы STO—STZ. Дешифратор величных сдвига в зависимости от кода из входы STO—ST2 дешифратор величных сдвига в зависимости от кода из входых SFO—ST2 определяет число разрядов, жет быть помещения забожности слиги, и даряды, в которые должем быть помещена забож.

Мультиплексор входных данных осуществляет передачу входиой виформации, поступающей на входы 1ВО—1В15, прямым кодом для сциклическим сдвигом вправо на один, два или три разряда. Мультиплексор выходных данных осуществляет передачу информации

Таблица 3.27

Номер вывода	Обозначение	Назначение
28—35, 37—44 6, 8, 13, 21, 5, 9, 14, 20, 4, 10, 15, 19, 3, 11, 16, 18	IB15—IB0 ΦB0—ΦB15,	Входная шина данных Выходная шина данных
19, 3, 11, 16, 18 1, 24 27, 17 12, 36 22, 23, 26, 27 47—45	Ucc SI GND GND SF0—SF3 ST0—ST2	—5,2 В Знаковый разряд Общий Общий Величина сдвига Тип сдвига

прямым кодом или с циклическим сдвигом вправо на четырс, восемь либо двенадиать разрядов на выходы ФВО—ФВ15 и устанавливает знак на выходе в соответствии с сигналом, формируемым схемой установки знака. Назначение выводов К1800ВР8 приведено в табл. 3.27.

# 3.4.5. Микросхема К1800РП6

Микросема К 1800РП6 представляет собой двухадресный блок репетров и может бить кспользовава в канество быстровствующего буфера в микропроме. 323. Основу составляет матрила регистровствующего для, основу составляет матрила регистровой представ, в которую можно записавать в считывать информацию одновремению в развиче регистров. Матрица состоит из двух частей А и В, содержавиях 32 слова по 9 бит каждая и адресуемых пезависим через свои адресные комы АЛ—ААБ и АВ—АВБ. Такая организация памяти позволяет одновременно обращиаться к двум регистрам, используи везависимые шими заресов и данных.

Запись информации с двуваправленных 9-разрядных шии DA и DB в регистры матрицы, адреса которых определяются кодами, подаваемым на адресиме шиим AA1—AA5 и AB1—AB5, осуществляется соответственно по сигналам EWA и EWB «Разрешение за-




Рис. 3.23. Структурная схема К1800РП6

Ретистры А в В предвазначены для временного кранения информации, синтанной вы мятрыц А в В памяти. Синхроинзация авписнятой виформация в регистры осуществляется соответствующим синталами SYN «Синхроинзация», Сигналы ЕА в ЕВ «Разрешение выдачи» управляют выдачей информация с регистров на шиму данных DA и DB.

В микроскем К 1800РП6 предусмотрена возможность коитрола четности ардее а дваних для акждого квалал в надами смибих четмости на выводы ERA и ERB. В качестве битов четности адреса песполазуются биты АлО, АВО, Возможем режим итпорирования коитрола четности. Специфика скеми такова, тот одновременное обращение к одинаковым адресам по квалала А и В валяется адресная обращение к одинаковым адресам по квалала А и В в валяет со обращения по квалала А и В в в влуже со обращения по квалала А и В и в служе привести к сбою. Во избежание этого с помощью акализатора адресов сравиваются адреса обращения по квалала А и В и в служе а будет в по квалала то квалала А и В и в служе до БЕА и ЕRB «Ошиба» четости в искодоме состояние осуществляется сигналом RESET и RESETO «Установка». Назначение выволом КВООРТЕ пинивеском таба. 3.28.

Таблица 3.28

		1 4 5 11 14 4 5 14
Номер вывода	Обозначение	Назначение
20, 22, 21, 13—16, 19, 18 4, 2, 3, 11, 10,	DA0—DA8 DB0—DB8	Шина данных DA Шина данных DB
9, 8, 5, 6	AA0	Бит четиости адреса кана- ла A
30—34 40—37, 35 41	AA1—AA5 AB1—AB5 AB0	Адрес канала А Адрес канала В Бит четиости адреса кана-
27, 43	EA, EB	ла В Разрешение выдачи данных на шины DA и DB
28, 42	EWA, EWB ERA, ERB	Разрешение записи с шии DA и DB Опибка четности каналов
26, 44	SYNA, SYNB	А и В Синхронизация считывания
45, 48 46 1, 24 7, 17 12, 36	RESET, RESETO ERR Ucc GND GND	в регистры А и В Установка Ошибка обращения —5,2 В Общий Общий

#### 3.4.6. Микросхема К1800ВА4

Микросхема К1800ВА4 представляет собой 4-разрядный двунаправленный транслятор и предназначена для согласования логических уровней ЭСЛ- в ТТЛ-схем что позволяет совместно с МПК серии К1800 использовать схемы памяти и внешних устройств, имеюшие входные и выходные сигналы ТТЛ-уровия. Микросхема К 1800ВА4 обеспечивает передачу информации в обоих направлениях: ЭСЛ→ТТЛ: ТТЛ→ЭСЛ. При необходимости информация запоминается. Микросхема состоит из четырех идентичных разрядов. Структурная схема одного разряда представлена на рнс. 3.24. Коммутатор на основе анализа входных сигналов S и DE определяет направление передачи данных и запрещает или разрешает их вывод. Передача информации в микросхеме может происходить с запоминанием ее в триггере-зашелке или минуя его, что увеличивает скорость передачи. Управление осуществляется сигналом BPS. Синхронизация триггера-зашелки произволится сигналом SYN. Схемы вывола ЭСЛ и ТТЛ содержат мультиплексоры, обеспечнающие заданные режимы работы, н выходные формирователи, позволяющие осуществить соответствующее согласование уровней, Назначение выводов К1800ВА4 привелено в табл. 3.29.

Таблица 3.29

Номер вывода	Обозна чение	Назначение
1, 16 2—5 6 6 7 8 9 10 11 12—15	GND ECL1—ECL4 BPS DE Uees Uees SSYN TTL1—TTL4	Общий Входы/выходы ЭСЛ-уровия Запомняние информации Разрешение выхода — 5,2 В +5 В Направление передачи Синхроинзация Входы/выходы ТТЛ-уровия

#### 3.4.7. Микросхема К1800ВА7

Микросхема K1800BA7 представляет собой 5-разрядный двунаправленный приемопередатик, предназначенный для двусторовнего обмена сигналами ЭСЛ-уровня в мнкропроцессорных системах.

Структурная скема одного разряда приемопередатчика (1800ВА г праставлена на рис. 325. Остальные разряды идентичим. Призимы работы микроскем К1800ВА7 и К1800ВА4 выалогривыкгиталы S и Db определяют выправление передами и разрешение выкола, сигнал ВРS— передачу с запоминанием на тритгере-запислке
над мизуя структурная правление на притгере-запислке
над мизуя структурная структурная правиться править

Отличие приемопередатчика от транслятора уровня состоит в том, что в приемопередатчике передача ииформации осуществляется без ииверсии и отсутствует преобразование уровней. Назначение вы-

волов К 1800ВА7 привелено в табл. 3.30.




Рис. 3.24. Структурная схема Рнс. 3.25. Структурная схема K1800 K1800BA4

Таблнца 3.30

Номер вывода	Обозначение	Назначение
1—5 6 7 8 9 10 11—15	A1—A5 BPS DE Ucc S SYN B5—B1 GND	Шина А друнаправленная Запоминание информации Разрешение выхода — 5,2 В Направление передачи Синкронизация Шина В двунаправленная Общий

# 3.4.8. Микросхема К1800ВУ1

Микроскема К1800ВУІ представляет собой скему микропрограмиюто управлення и предлазвачена для формирования аддеся микропрограминой памяти и управления последовательностью выполнения микромоманд в системая, построенных на базе МПК серин К1800. Микроскема осуществляет обработку 4-разрядной информации, имеет возможность нараецивания разрядности и реализует 16 микромоманд.




Рис. 3.26. Структурная схема К180ВУ1

Высокая гибкость скемы обеспечивается с помощью пяти независымых 4-разрядных шин, две из которых ІВ, ФВ — двунаправленные, остальные — одноваправленные (NА — входная шина следующего адреса, А — выходная шина адреса, ST — выходная шина состояния), Стритурная скема (К1600ВУІ представлена на рис, 326. Рас-

смотрим назначение основных узлов.

Блок управления выбором команды в зависимости от кода команды, подаваемого пв взоды NSO—NS3, формирует управляющие сигналы, обсетечвающие се выполнение, Блок формирования следующего адреж в зависимости от выполняемой команды определяет истомственного и пределения от пределения и пределения и пределения и пределения и пределения и пределения и пределения, и выправляет его в ретегтор дереж.

Содержимое регистра адреса через буфер адреса, управляемый

сигналом MS5, выдается на выходную шину адреса A0—A3.

Регистр повторения выполняет несколько функций. Для команд, миногократного савига, умюжения и деления регистр повторения является стетчиком, в который число повторений завлисывается специальной командой с шины NA Полеа исполнения выбраниюй микрокоманды мли подпрограммы одержимое регистра повторения увелинивается на 1. При достижения задавного числа повторения учелиивается на 1. При достижения задавного числа повторения демаперекодит к стедующей микрокоманда. В торая функция регистра повторения — наконтислымый регистр, дих адерса украимной fамакти при реализации команд передачи управления. В этом случае содержимое регистра адреса, увеличенное на 1. содержимого регистра адреса или регистра доготистр адреса. Слема прирышения используется для увеличения на 1. содержимого регистра адреса или регистра повторения при выполнении некоторых микрокоманд.

управляющей памяти, поступающего е шины 1В. Код, содержащийся в регистре команд может быть направлен в регистр адреса, где он используется для начала новой последовательности микрокоманд или для видоляменения команд существующей последовательности.

Влок управления состоянием солержит логику, управляющую запоминанием услоям приявляе в регистре состояний. Запись в регистре состояний может осуществляемсе с шин NA и В. Кроме того, любой аразрад регистра состояний может быть устенновлен в «1» для; «О» по входу DI. Выходы регистра состояний поступают на выводы STO— ST3 и при необходимости наформация с любого его выхода может поступать на шины расширителя EX. Работа блока управления состоянием задается управляющим ситивлаеми МSO—MS3.

Стек, выполненный в виде четырех 4-разрядных регистров, используется для хранения адресов возврата при обращения к подпрограммам и для запомивания состояния внутрежимх регистров при обработке перерываний. При возвращения к основной программе ее адрес, хранящийся в самом верхием регистре стека, направляется в репитср дареса. Пля увеличения глубны стека можно использовать регистр повторения как пятый регистр стека или внешние регистры, подключая их через шины ИВ и ФВ.

Блок управления шинами осуществляет двустороннюю связь между двунаправленными шинами IB и ФВ и внутренними регистрами микросхемы. Режим работы шин IB и ФВ (ввод-вывод) и направление передачи информации (регистр повторения, регистр комавд, стек)

определяются управляющими сигналами MS6-MS8 и колом выпол-

няемой команлы.

Все регистры микроссемы К1800ВУI запоминают поступающую на из ход миформацию офронту сигнала SУN Сецикронявация». Установка всех регистров в вклодное состояние соуществляется синалом RFSET, синкронизированным сигналом SУN, причем для установка стека в искломее состояние требуются дополнительно четыре сигноромилулься. Наваечение выводов К1600ВУI приведено в

Таблица 3.31

Номер вывода	Обозна чение	Назвачение
6,3-5	A0—A3	Шина адреса
8-11	ФВ3—ФВ0	Шина ФВ
13-16	IB3—IB0	Шина IB
19-22	ST0—ST3	Шина состояний
37, 34, 35, 33	NA0-NA3	Шина следующего адре-
		ca
42-44, 41	MNS0-MNS3	Мнкрокоманда
29, 30, 28, 32, 38,	MS0-MS8	Управляющие сигналы
47, 18, 26, 27		2
46	CI	Вход переноса
2 31	DI	Выход переноса
31	DI	Вход в регистр состоя-
20	В	Условный переход
39 23	EX	Вход/выход расширите-
23	EA	ля
40	RESET	Установка
45	SYN	Синхроннзацня
1, 24	Ucci	-5.2 B
25, 48	Uest	-2.0 B
7, 17	GND	Общий
12, 36	GND	Общий
,		

#### 3.5. Микропроцессорный комплект серии КР1801

Микропроцессорный комплект серин КР1801 выполнен ил основ имОП-текловоги и ввляется комплектом середнего быстродествия и средней потребляемой мощности. Его основу составляет однокрительный 16-разрядный микропроцессор, немеющий фиксированную систему комана, совместнокую с енстемой комана микроВМ «Энектронка«61», Микропроцессор осуществалет обработку как ввешних, так и внутренных префланий и организует объем информацией меж-

Интерфейсные схемы МПК серин КР1801 выполнены на базе универсальной вентильной матрицы, которая позволяет при минимальних производственных ватрятах получать мивроскемы с самыми разнообразнами функциональными возможноствии. Все микроскем якодицие в МІК сения КЧ 1801, предвазначены для работы в диппазоне температур — 10—470 С, манет випракоми пення в 30—34 сотведения 10—470 С, манет випраком пення в 10—34 (СР180) ПМІ на 10—470 С, манет випраком при пення в 10—34 (СР180) ПМІ на 10—470 С, манет випраком при пення в 10—44 МПК серии КР1801 в основные параметры микроскем, входищих в хумперат.

## Однокристальный микропроцессор КР1801BM1A, КР1801BM1Б, КР1801BM1B

Разрядность обрабатываемых давных 16 Число выполняемых команд 68 Максимальный объем адресуемой памяти, Кояйт 64 Число каналов передачи информации 1 Число уролеей перемавана 4 Вида адресации; посемно-регистровая, автоникрементива, косевию-ветиний прементана, косевию-ветиний прементива, косевию-ветиний прементива и прементива прементива прементива и прементива пременти
пистр-регистр, тыс. оп./с   500   7
Устройство управления ОЗУ динамического типа КР1801ВП1-030
Число разрядов адреса строки     7       Число разрядов адреса столбца     7       Бремя цикла регенерации памяти, мс     2       Потребляемая мощность, мВт     <1000
Многофинкциональное истройство КР1801ВП 1-033
Число режимов работы       3         Потребляемая мощность, мВт       <1000
Число режимов работы
Асинхронный приемопередатчик КР 1801ВП 1-035
Число разрядов принимаемых и выдаваемых дан- ныя, бит — — — — — — — — — — — — — — — — — — —

#### 3.5.1. Микросхема КР1801ВМ1

Микроскема КР1801ВМІ представляет собой однокриставлямі микропривосор для обработие 16 разарания двиних. Система комаки кооговетствует системе комаки, микров ВМ. «Электроника-60». Страна стам микропроцессора представляет на рис. 327. Рассмотрим состав и назначение основных блоков. Операцювный блок (ОБ) содержит лАПУ, бок РОН, регистр состояния процессора, регистры остояния процессора, регистры дарка и данных. Операцювный блок осуществляет: выгисление адреса и есто ременяюе хранение; прием данных, их хранение в регистрох и выдлачу в канал, выполнение арифистическо-логических оператий, формирование состояний процессора и а дарков в каторов перы-

Арифметическо-логическое устройство выполняет все арифметические и логические операции и операции сдвига над 16-разрядными операндами. Кроме того оно официотет раз признаков, необходимых

для формирования состояний процессора.


Блок РОН остоит из восьми 16-разрядних регистров, которые могут использоваться в качествен и аконителей, когда обрабатывае-мые данине хранятся в регистрах; указателей адреса, когда регистроскрати върее операцах; указателей папелем, когда содрежное редица; указателей адреса при аголикрененткой и автодекрененткой даресации, когда обраба дъресации, когда адресации, когда адресации, когда адресации, когда адресации, когда адресации дописация изгейкам изголикрененткой с даресации, когда адресации, 


Рис. 3.27. Структурная схема КР1801ВМ1

стема, который содержит адрес последней заполненной ячейки стема. Регистр R7 служит счетимом комяна и содержит адрес очередной выполняемой команацам. Использование РОН для хранения операцион при процессорных операциях повышего бысогромствиях от при процессорных операциях повышего бысогромствиях на базе микропроцессора КРІВОЦВМ1. Информация о техришем состориям процессора включает техришей проторите процессора, значения кодов устовий веталения, т. с. язак, нуль, переполятел, пределения процессора двясивать процессора двясивать процессора составите Руазриад, вклюжуемого при отдаже простемен, пределения пределения управления содержимое регистра остоголиця сохранениеств в стеме. Регистры адреста и данных осуществляют связь операционного блока с внутренней магистралью.

Блок микропрограммного управления (БМУ) производит преобразование команды, поступающей с системной магистрали, в последовательность микрокоманд и выполнен в виде программируемой логической матрицы. Программирование системы команд производится на этале изготовления микросхемы;

Интерфейсный блог (ИВ) предизавлачен для организации обмена между системной магистральо в внутренники устройствами процессора. Он осуществляет управление совмещением операций и согласоствание работы ОВ и БМУ. Буферный регистр комала (БВУ) предизавляет для предварительного приемы комалды. В процессоре прием и обработих комалац совмещены. Во время обработкит кетущей комал-ды прописходит прием следующей комалды в БРК с дальнейшей ее пересыккой в БМУ.

Таблица 3.32

Номер вывода			
22—26  2	Номер вывода	Обозна чение	Назначение
42 Uce +5 B	22—25 1 2 4 5 21 28 29 30 31—33 34 35 36 37 38	CLK SACK DMGO DMGO DMR GND DSY DCLO ACLO ACLO INT INT INT INT INT INT INT INT INT INT	Тактовый сигнал Полтвержаение выборки Полтвержаение выборки Требова иле ПДП Требова иле ПДП Общай Авария источника питания Авария источника питания Авария источника питания Установа и Требование прерывания Предоставление прерывания Ввюд данных Ввюд данных Ввод данных В

Блок согласования осуществляет связь внутренией магистрали процессора с системиой магистралью, управляет буферами приема н выдази виформанция на шину А/D «А прес/планые»

Блок превываний опранизует приоритетную систему превываний в процессоре, принимает и обрабатывает внутренние и внешние запросы на прерывание. При одновременном появлении нескольких запросов все источники предываний по взаимному приоритету образуют следующую нерархню: ощибка обращения к каналу: резервный или запрещенный кол в регистре команд: Т-разряд в слове состояния процессора; сигиал аварни сетевого питания АСLO; запросы раднального прерывання IRQ1, IRQ2, IRQ3; требованне прерывання VIRQ. Необходимо отметить, что блок прерываний реагирует на запросы ACLO, IRQ2, IRQ3 при их переходе от высокого уровия напряжения к инзкому. Предварительной установкой приоритета процессора (7-й разряд РСП) можно игнорировать запросы прерывания VIRQ, IRQ2, IRQ3. При возникновении условий прерывания процессор микропрограммно осуществляет сохранение текущего значения счетчика команд и слова состояния и производит загрузку их нового значения из пары ячеек внешнего ОЗУ или ПЗУ. Адрес вектора прерывания, т. е. указатель пары ячеек внешней памяти, формируется в процессоре в соответствин с конкретным запросом прерывання. Прерыванне процессора обычно допускается лишь в конце выполнения команды, Только прерывание «Ошибка обращения к каналу» может остановить выполнение команды на любой фазе ее выполнения. Назначение выводов КР1801ВМ1 приведено в табл. 3.32.

# 3.5.2. Микросхема КР1801ВП1-030

Микроскем КРІВОІВПІ-030 представляет собой скему управленя блюком память, выполіченням на основе микросхем дінавчического ОЗУ (К565РУБ). Микроскема осуществляет: прием, хранение и профазование адреса для вклюптеля ОЗУ но уберного регистра давивах с кавлюм передачи какопителя ОЗУ но уберного регистра давивах с кавлом передачи КРІВОІВПІ-030 представляет да вис. 3.28.

Адрес, по которому происходит обращение к ОЗУ, поступает синим АDO—ADIS в регитер заресь Фивсация адреса в регитер осуществляется синим арод в регитер осуществляется синим арод в регитер осуществляется с виде разделениях во времени адреса строжи и адреса строжи и адреса стотом и адреса стотом и адреса стотом и адреса осуществляется мультимизосром адреса в режиме регитерация сидерева осуществляется мультимизосром адреса выдает в качественно и адреса регитерации сидерева осуществляется мультимиза адресом стром синивающих разделениях престоя и стром с пределениях престоя с пределениях пределениях престоя с пределениях пределения

Компаратор адресов анализирует адрес обращения к ОЗУ и формирует сигнал LOCK «Блокировка» при обращении в область старших 4К слов. Этот сигнал используется при совместной работе с микросхемой КР1801ВМ1.

Блок синхронизации вырабатывает сигналы управления внутренинми узлами микросхемы и формирует сигналы, обеспечивающие об-




Рис. 3.28, Структурная схема КР1801ВП1-030

Таблица 3.33

Номер вывода	Обозначение	Назначение
7,5—1, 41—34, 6, 31	AD0—AD15	Шина адрес/даниые
22-28	A0-A6	Адрес ОЗУ
8	DIN	Ввод данных
8 9 10	DOUT	Вывод данных
10	CLK	Тактовый сигиал
11, 16	RASO, RASI	Строб адреса строки
12	LOCK	Блокировка
13	RPLY	Ответ
14	C	Синхронизация
5	DME	Разрешение выдачи
17	RSEL	Выборка регистра режима
.8	WR	Строб записи
19, 20	CASO, CAS1	Строб адреса столбца
21	GND	Общий
29	WTBT	Запись/байт
30	DCLO	Авария источника питания
32	SYNC	Обмен
3	MSEL	Выборка памяти
12	Uce	+5 B.


мен информацией между ОЗУ и внешними устройствами в соотвстствии с ГОСТ 26765.51—86. Назначение выводов КР1801ВП1-030 приведено в табл. 3.33.

#### 3.5.3, Микросхема КР1801ВП1-033

Мікроскема КР 1801ВПІ -033 вавляется многофункціюнальным устройством н может работать в режимах інтерфейса накопителя на гибких магнитикх дисках, контролагра витерфейса параллельного воло/авмодк, контролагра байтового параллельного интерфейса. Мікроскема КР 1801ВПІ -033 совмество с микроскемой КР 1801ВПІ 1024 может бать вкепользована для ограниваници 16- лата Б-разрядного

Структурыя семе КР190 ВП1-033 для режима интерейся макопителя из побих матитимых дисках (НТМД) преставлена на рю. 329. Рассмотрим назначение основных узлов. Режим работы микроскемы задается предварительно поджей на управляющие входы КО—RC3 блока режима работы напряжения высокого уровия. Обмен информацией межу пописскогом и контролленом НГМД.

ДЫ КСО—КСЗ блока режима работы напряжения высокого уровия. Обмен информацией между процессором и контрольером НТМД осуществляется с помощью двух регистров: регистра команд и сос-



Рнс. 3.29. Структурная схема КР1801ВП1-033 / в режиме интерфейса накопителя на гибких магнитных дисках

толиий и сдвигового регистра даниых. Оба регистра 16-разрядные, загружаются и считываются программия через буфер шины А/D «Адрес/даниые». Каждый из регистров имеет свой фиксированный адрес, предварительная установка которого существляется подачей на выводы RC4, RC5 определениюто уровия мапряжения.

Компаратор адресов производит сравнение фиксированного адреса, заданного блоком режима работы, с адресом, подаваемым на буфер шины А/D, и при их совпадении разрешает обращение соответствению к регистру команд и состояний или к регистру данных.

Регистр команд и состояний предназначен для записи и хранения команд и управляющих сигналов, определяющих порядок взаимодей-

ствия микросхемы с контроллером НГМД.

ствям маркисками с контрольного и помарки НПТ - Четановаем, при эком макростова вырабатывается ситаладов ППТ - Четановаем, при эком макростова вырабатывается ситал-SET «Начальная установка», который вепользуется для приведения месанизма и экектронной частя НТМД в искодяюе состояне. Организация обмена информацией между системной магистральо и внутренией магистралью микроссемы производителе блоком сиктролицеция в соответствия с ГОСТ 26765.51—86. Взаимодействие микросимы с коитроларем НТМД осуществляется следующим образом. По окончания выполнения текущей команды контролиер НТМД устанавлявает сигила DONE «Завершено», который разрешает запись очепуска в муняем экратура команды формирует сигила. RUN «Пуска», который постояна в комподене НТМД пившиюте пласа. RUN «Пуска», который постояна команды формирует сигила. RUN «Пуска», который постояна в комподене НТМД пившиюте плеж коман-

ды. Контроллер снимает сигнал DONE и подает на вход SHFT «Сдвиг данных» серию из восьми импульсов. При этом происходит сброс сигнала RUN, а блок синхронизации ввода/вывода обеспечивает выдачу команды в последовательном коде на вывод DO «Выход регистра ланных». В зависимости от принятого кола команлы контроллер НГМД устанавливает сигналы Т «Направление передачи» и TR «Требование передачи». Сигнал Т указывает направление передачи байта ииформации. При наличии на входе Т напряжения инзкого уровия информация передается от контроллера НГМД к микросхеме. Сигиал ТР указывает, что контродлер готов принять/передать байт ниформации. Установка сигнала TR вновь вызывает формирование сигнала RUN и серию импульсов на входе SHFT; восемь для снихронизапии апреса сектора и дорожки: семь для синхронизации данных, которые в зависимости от состояния сигнала Т синхронизируют ввод ниформации через вход DI или вывод ее через выход DO. По окончанни выполиения очередной команды контроллер НГМЛ устанавливает сигнал DONE. При условии установки в регистре команд признака разрешения прерывания IE, появление сигнала DONE формирует сигнал VIRO «Требование прерывания». Выполнение процедуры прерывания стандартное. Назначение выводов КР1801ВП1-033 в режиме нитерфейса НГМД приведено в табл. 3.34.

Структурива схема КР1801ВП1-033 при работе в режиме контроллера интерефейса паральнаюто ввола/вывода предгаланем на рис. 330. Микросхема формирует управляющие сигиалы, обеспечивания регистра-приеминка и выдачу информации и регистра-приеминка и выдачу и предага и подача и производителя подачей определения уровней напражения и выводы КОС—КСС «Выбор режима». По-

209

14-300




Рис. 3.30. Структурная схема КР1801ВП1-033 в режиме контроллера интерфейса параллельного ввода/вывода

мимо выбора режима работы микросхемы комбинации напряжений на выводах RCO—RC3 осуществляют переадресацию регистров (состояния, источника и приемника) и векторов прерываний.

Регистр состояний предназначен для записи и хранения команд и сигналов, обеспечивающих управление обменом информацией между внешниму устройствами и системной магистралью. Нулевой и первый разряды регистра состояний соединены с внешними выводами СSRO, CSRI и могут использоваться для имитации запросов прерывания в режиме автономый провеки.

При поступлении одного из сигналов REQA или REQB «Требоваине A, В» и при наличии в регистре состояний соответствующего разрешения прерывания IEA, IEB блок прерываний формирует сигнал VIRQ «Требование прерывания». Выполнение процедуры прерывания стандатиле. При одновремению поступлении сигналов REOA и

REQB более высокий приоритет имеет сигнал REQB.

Блок управления вводом/выводом вырабатывает сигналы NDR,

ВІК и ВОЙ при записи соответственно слова, старшего или младше го байта в ренистра-источник и сигвалы DIR и ОЙК при ченни соответственно из регистра-правмика и регистра-источника. Для уводичення длигальности сигвалов DIR и NDR можно использовать КС-цепочку, подключение которой к выводам RD и RDI показано из

Номер вывода	Обозначение	Назначение
2—4, 1, 5, 6 7 8 —20, 22, 24, 9—20, 22, 24, 123 23 24 27 28 29 20 31 32 33 34 35 37 37 37 37 38 39 40 41	RCO—RCS SHIFT SHIFT AD9-AD12 AD9-AD12 AD9-AD15 BS DI DO SET FORM FORM FORM FORM FORM FORM FORM FORM	Выбор режима Сдвиг даник Направление передачи Шина адрес/данике Общий Внешиее устройство Вкод регистра даниых Виход регистра даниых Пуск Начальная установка Общиба Отвебование передачи Гребование передачи Гребование передачи Гребование прерывания Гребование прерывания Гребование прерывания Гребование прерывания Гребование прерывания Бизод даникы Ответ Запись/байт Обмен

рис. 3.30 условными ліннями. Назначение выводов КР1801ВП1-033 в режиме контроллера интерфейса параллельного ввода/вывода приверено в табл. 3.35.

Структуриза схема КР1801ВП1-033 при работе в режиме комтролера байгового парадълельного интерфейса приведена и вър пс. 3.1, Микроскема формирует управляющие сигиалы, обеспечивающие прием и передату информации с помощью регистров сотстоящия когочиная и приемника, находицикся за мироскеме, и регистров источиная и приемника, находицикся за мироскеми, и регистров источиная и постоя минороскеми КР1801ВП1-034, орые могут быть выполнены на основе минороскеми КР1801ВП1-034.

КУОВИВИ-103- Установка микросхемы в режим контроллера байтового параллельного витерфейса осуществляется подачей определенных уровней напряжения ав вызоды КСО—RC2 «Выбор режима». Поимно выбора режима работы микросхемы комбонации випряжений за выводы КСО—RC3 осуществляют пере-сарассацию регистров и векторов пре-

Работа микросхемы в режиме приема информации начинается пиотуплении сигнала SO-S «Готовность источника», в который микросхема выдает сигнал АС-S «Запрое источника», Выешний источник формирует сигнал SC-S «Строб источника», который устанавливает в регистре остотивия источника буйт АК «Теобование понема»

При налични в регистре состояния источника бита IEA «Разре-




Рис. 3.31. Структурная схема КР1801ВП1-033 в режиме контроллера байтового параллельного интерфейса

шение прерывания по приему» формируется сигнал VIRQ «Требование прерывания», Выполнение процедуры прерывание стандартное. При приеме информации с регистра-источника микросхема вырабативает сигнал 1/м «Чтение регистра-премыника» и симмет сигнал АС-S. Сигнал АС-S может установиться вновь только после сиятия сигнала SC-S.

При работе микроскемы в режиме передачи информации микроскема анальярует малите сиглалов инвлотуровани на колдат АО-А «Готовность приемпика» и АС-А «Запрос приемпика» и при их погуплейни прояводит передачу информация в регистр-приемпик, сопровождая ее выдачей ситвала ОUТ «Запись в регистр-петочник», Покоприации сиглала ОUТ микроскема вырабатывает сиглала SC-А «Строб приемпика», который сбрасывается после сиятия сигнала. АС-А, Требование предывания VIRQ по передаче информации возникает при поступления сигнала REQ «Требование» и при установленном бите LET «Разрешение передывания по предачем в регистре

Номер вывода	Обозначение	Назначение
2—4,1 5, 6	RC0—RC3 RD0, RD1	Выбор режима Задержка ответа
7, 8	CSR0, CSR1	Регистр состояния (разряды
9—20, 22, 24, 25	AD0-AD12, AD14, AD15	Шина адрес/данные
21	GND	Общий
23 26	BS BIR	Внешнее устройство Вывод старшего байта
27 28	DTR NDR	Чтение регистра-приемника Запись в регистр-источник
29	BOR	Вывод младшего байта
30, 32 31	REQB, REQA ORR	Требование В, А Чтение выходного регистра
33	IAKI	Разрешение прерывания
34 35	INIT VIRO	Установка Требование прерывания
36 37	IAKO	Предоставление прерывания
38	DOUT DIN	Вывод данных Ввод данных
39 40	RPLY WTBT	Ответ Запись/байт
41	SYNC	Обмен
42	Uce .	+5 B

состояния передатчика. Назначение выводов КР1801ВП1-033 в режиме контроллера байтового параллельного интерфейса приведено в табл. 3.36.

# 3.5.4. Микросхема КР1801ВП1-034

Микросхема КР1801ВП1-034 является многофункциональным устрометом и может выполнять функции: устройства передачи информации, буфериого регистра данных, устройства выдачи вектора пре-

рывання и компаратора адреса.
Различные режимы работы задаются подачей на управляющие входы RCO, RCI соответствующего уровня напряжения. Структурная схема RP1801ВП1-034 при работе в режиме устройства передачи ин-

формации представлена на рис. 3.32.


Микроскема вмеет две вкодиме 8-разрадние шени АО—А7 н ВО—В7, по осторым вкодима виформация поступает на мультвлисксор, В завнемиости от управляющих сигналов СА в СВ виформация 
с шимы А или В через блок ввод/явнода вередается на думаправленную шину О—С7. Передача осуществляется прямым или ниверсным кодом в зависимости от зависяных сигналов СО 
«Сиккронизация» осуществляется запись информации с шини СО—С7
в буферных ретстр. Выдача информации из буферного ретстра на

Номер вывода	Обозначение	ве Назначение				
1 2—4 5 6 7 6 7 7 8 20, 22, 24, 21 22 23 22 23 22 29 29 30 31 32 32 32 32 32 33 35 36 36 37 38 39 30 44 44 42	REQ RCO-RC2 RC	Требование Выбор режима Готовность приемника Запрос приемника Запрос приемника Запрос протовность Запрос протовность Запрос протовность Запрос протовность Запрос протовность Запрос протовность Внешнее устройство Строб меточника Начальная установка Завершено Требование прерывания Требование прерывания Требование прерывания Предоставление прерывания Предоставление прерывания Ввод давимх Ответ Обмен 4-5 В				

шину D0—D7 производится по ситвалу CD в прямом или ниверсном коде, Установка буферного ретистра в исходное состояние осуществляется ситивлом RESET «Установка». Назначение выводов КР1801ВП1-034 при работе в качестве устройства передачи ниформатии попивлено в табл. 33-т.

Структуриях скема КРІЗОІВПІ-034 в режиме буферного регистра представлена на рис. ЗЗЗ. Воданая ниформация, поступающая на шниу DI0—DI15, по сигиалу С «Слихронизация» записывается в 16-раздилий буферный регистр т через выходию буфер выходе состоящие «Выключено». Управление осуществляется сигиального стоящие «Выключено». Управление осуществляется сигиальном DME «Разрешение выдачи». Назначение выводов КРІЗОІВПІ-034 при работе в режиме буферого регистра данных принаецею т заб., 33.8.

Структурная схема КР[80]ВП1-034 в режиме устройства выдачи вектора прерывания и компаратора адреса представлена на рис. 3.34. Режим работы микроскемы устанавливается сигнальями RCO, RCI «Выбор режима». Старшие шесть разрядов фиксированного адреса вектора прерывания устанавливаются на выводах SII—516. При по-






Рис. 3.32. Структурная схема КР1801ВП1-034 в режиме устройства передачи информации

КР1801ВП1-034 в режиме устройства выдачи вектора прерывания и компаратора адреса




Рис. 3.33. Структурная схема КР1801ВП1-034 в режиме буферного регистра данных

ступлении сигнала VIRI «Запрос прерывания» производится стандартива процедура обработии прерывания и на шниу AD2—AD7 выдается адрес вектора прерывания.

Функция компаратора адреса выполняется путем сравнёния адреса, заданного на входах Б1-610, с адресом, поступающим из входы АD3—AD12. Сравнение осуществляется при поступлении сигнала ВЗ ейнешием сутеробством. При равенстве сравняваемих адресов вырабатывается сигнал 5В «Устройство зыбрано», который запоминается в тринтере на все равчя прикутствия сигнала SYNC «Обмен». Назиачение выводов КР1801ВП1-034 при работе в качестве устройства выдачи вектора перымания в компаратора адреса приводено в таба, 3.39,

Номер вывода	Обозначение	Назначение
1, 2 3-8, 35, 36 9-16 17-20, 22-25 21 26-33 34 37, 38, 41 39 40 42	RCI, RCO B0—B7 C0—C7 D0—D7 GND A0—A7 RESET CD, CB, CA COM C	Выбор режима Шина В Шина В Шина В Общий Шина D Общий Шина D Общий Установка Разрешение выдачи шин D, B, Изверсия Синхронизация +5 В

## Габлица 3.38

Номер вывода	Обозначение	Назначение
1, 2	RC1, RC0	Выбор режима
26—33, 4—8, 35, 36	D10-D115	Входная шина данных
9—20, 22—25	D00-D015	Выходная шина данных
21	GND	Общий
34	DME	Разрешение выдачи
40	C	Синхронизация
42	Uce	+5 В

# Таблица 3.39

Номер вывода	Обозначение	Назначение				
1, 2 3-8 9 11-20, 22 123 23-33, 35, 36 34 37 38 39 41 42	RCI, RCO S11—S16 SB VIRQ AD2—AD12 GND BS S1—S10 IAKI VIRI DIN SYNC Uee	Выбор режима Установля вектора прерыва- ния 2—7 это пыбрыю Устройско выбрыю Устройско вероизвания Шина адрес/данные Общейне устройство Защима адреса 3—10 Васора —10 Васора —10				

## 3.5.5. Микросхема КР1801ВП1-035

Микросхема КР1801ВП1-035 представляет собой асикиронным примопередатик для виеших устройств, работающих на лини связи с последовательной передачей ниформации, и предназначени для висопедовательной передачей ниформации в последовательному от изоброт. При организации обмена информации в последовательному примопром примопередательному примопром предоставляется по последовательному и примопром предмограм примопром примопром примопром примопром примопром примопром п

Структурная скема КР1801ВП1-005 представлена на рис. 3.5. формат посыльни в режим контроля паритате задаются соотвественно сигналами NBQ, NBI «Выбор формата», РСУ «Четность/ичетность и NP «Установка паритета», подаваем МВИ по бор кремною работы. Селектор скоростей устанавливает скорость обмена в соответствии с управляющими сигналами СКИ «Катковый сигна» в FRO— FR3 «Скорость обмена» в вырабатывает сигнал ЕVNТ «Прерывание по таймуру» с частотой БО Ги и скважностью 2 при входкой такто-

вой частоте сигнала СЬК 4608 кГц.

В состав микросхемы входят приеминк и передатчик, каждый из которых содержит регистр состояния, буферный и сдвиговый регист-




Рис. 3.35. Структурная схема КР1801ВП1-035

ры. Регистры состояния и буферные регистры имеют фиксированные авреса и позволяют производить обращение к или вз системной мапистрали. Микросские формирует адреса векторов преривания и другоненика и переда-итяка. Адреса векторов преривания и адреса регистров состояния и буферных регистров могут бить изменени по группано 4, и момер группы задается сигналами АО, А1 «Выбор адреса», подавемыми на компаратор адресо. Обмен пиформацией межлу различными узазвия микросским, подключенными к вкугренией магиств томрен при должной в предоставления образования образования магистра.

— комрен пишны АГО а соответствии с ГОСТ 2767651—86

Каловия работы во прерыванию и различные состояния приеминка и передатики в порцессе работы (сигналы готовыюсти, ошиба в принятой виформации, ошнойка переполнения, разрыв линии, проверка работы), фиксируются в регистрах состояния приеминка и передатика. Установка микростемы в исходяюе состояния приеминка и ста полячей сигналов изключого уколя и колы INIT «Установка» или

DCLO «Авария источника питания».

При отсутствам разрешения прерывания в регистре состояния приемника ситам УКВ от вырабатывается, и процесого должен работать, с микросхемой в режиме сканерования (периодического чтемя по адрему) регистре остояния пременяя. После течения ситам по тольности приемника процессор должен прочитать поскаму из будотного регистре. Чтене последия переменя, поста переменя в саратовый регистре последиего информационного сита следующей поская пременя в саратовый регистре последиего информационного сита следующей поскаях цилае познака станов.

В режиме передачи пиформация должив быть записала из системной магистрам по адрессу буферного ретектра передатика. Эта запись производится процессором лібо по запросу, формируемому доломи прематика процессором лібо по запросу, формируемому ра сем сомна передати процессором дого продати по сиглал готовра сем сомна передати процести тута при проти по сиглал готовсти предати предати проти проти проти проти проти проти си ниформация в буферный ретистр опа паралельно переписывается в сдавтовый ретистр и при готугствия сигнала ВБУ «Зацято» на выходе ТЕ «Бымо, передатичка» через времы, равнос / 1/6 дъптельности бита, появляется посылка, автоматически выдвигаемая из сдавтости бита, появляется посылка, автоматически выдвигаемая из сдавтости бита, появляется посылка, автоматически выдвигаемая из сдавтости при същи должно в ретистре состояння передатика вы-

ставляется сигнал готовности передатчика, свидетельствующий о том,

Номер вывода	— Обозна <del>чение</del>	Назначение
1 2 3—6 7, 8 9—20, 22, 25 22, 24 22, 24 28 29 30 31 32 33 34 35 36 37 37 39 40 41	CLK EVNT EVNT EVNT ENOTE ENOT ENOT	Тактовый сигнал Прерывание по таймеру Скорость обмена Выбор формата Шина адрес/данные Общий Выбор адреса Висшие устройство Выкод верелатчика Вход преемвика Установка паритета Останов Четность/чечетность Разренение прерывания Предоставление прерывания Предоставление прерывания Воод данных Обмен Обмен  15 В

что буферный регистр передатчика пуст и в него можно записывать новую информацию. Назначение выводов КР1801ВП1-035 приведено в табл. 3.40.

# 3.6. Микропроцессорный комплект серии КР[КМ]1802

Микропроцессорный комплект серии КР1802 выполнен на основе биполярной технологин ТТЛШ и предназначен для построения быстродействующих контроллеров различного назначения, встроенных автономных микро- и мин-ЭВМ, устройств автоматики, систем обработки данных, аппаратных умиожителей, устройств для быстрого

преобразования Фурье (БПФ) и т.д.

Разпообразная поменклатура МПК, возможность парадлельного нарадиквания дварадисти, инкропрограмный способ управления, сомместимость с ТПЛ- и ПТ/Шк-серивин обеспечивают шкрожне возможности причесния данного компеста в различных областих паможности причесний дварадисти правод предварадисти правод предварадисти правод предварадисти дварадисти правод предварадисти дварадисти правод предварадисти дварадисти правод предварадисти правод правод предварадистимости правод предварадисти предварадисти правод предварадисти правод предварадисти правод предварадисти предварадисти предварадисти правод предварадисти предварадисти предварадисти предварадисти правод предварадисти предварадисти правод предварадисти предварад

Ниже приведены функциональный состав МПК серин КР (КМ) 1802 и основные параметры микросхем, входящих в комплект.

#### Микропроцессорная секция параллельной обработки информации КР1802ВС1

информации КР1802ВС1	001744
Разрядность обрабатываемых данных при кавалов взод-явилов ниформации Разридность кашалов взода-явилода информации число разрядаю информации число разрядаю информации максимальный объем адресуемой панкит, слов Время передачи информации от входа до выхода, ис Потребляемая мощность, мВ	8 2 8 8 8 2 <sup>8n*</sup> <150 <1400
Двухадресный блок регистров общего назначения КР.	1802HP1
число адресных шин Разрядность адресных шин Число виформационных шин Число виформационных шин Число регистрою Разрядность каждого регистра Время передачи информации с шины DA на шину DB, не	2 4 2 4 16 4
Потребляемая мощность, мВт	<800
	000001
Арифметический расширитель (сдвигатель) КР18	
Число каналов ввода/вывода ниформации	16
Разрядность канала ввода/вывода ннформации	5
Разрядность микрокоманды	3
Время передачи информации от входа до выхода, ис	≪90
Потребляемая мощность, мВт	<1400
Схема обмена информацией КР1802ВВ1	
Число каналов ввода/вывода информации	4
Разрядность каждого канала ввода/вывода нифор-	
мации	4
Время передачи информации из канала в канал, ис	<80 <1400
Потребляемая мощность, мВт	<b>€1100</b>
Схема умножителя 8×8 разрядов КР1802В.	P3
Число каналов ввода информации	2
Разрядность каналов ввода информации	8
Число каналов вывода информации	16
Время умножения 8-разрядных чисел, ис	<130
Потребляемая мощность, мВт	≪1350
Схема умножителя 12×12 разрядов КМ18021	3P4
Число каналов ввода информации	2
Разрядность каналов ввода ниформации	12
Разрядность каналов вывода информации	12
Время умножения 12-разрядных чисел, ис	≤180
Потребляемая мощность, мВт	<3000
00	

#### Схема имножителя 16×16 разрядов КМ1802ВР5

Число каналов ввода информации	I
Разрядность канала ввода ниформации	16
Число каналов ввода/вывода информации	i
	16
Число каналов вывода информации	1
	16
	≪165
Потребляемая мощность, мВт	<4000
Cunnatan waternay 4 nannadusey wices K D1809U	144

# каналов ввода информации

Число к	аналов	ввода	инфор!	нндви						4
Разрядн	ость к	аналов	ввода	инфе	рма	аци	н			4
Число к	аналов	вывол	а ннф	ормац	ин					1
Разрядн	ость к	анала в	вывода	ннфо	DDMa	аши	н			4
Время с										<47
Потребл	вемая	MOIIIHOO	ть. иВ	т			1	1		<140


<sup>\*</sup> п - число используемых микросхем,

Микросхемы выполнены в пластмассовых (КР) и керамических (КМ) корпусах типа: 239.24-2 — КР1802ИРІ; 2206.42-1 — КР1802ВСІ, КР1802ВРІ, КР1802ВРЗ; 2207.48-4 — КР1802ИМІ; 2136.64-1 — КМ1802ВР4, КМ1802ВР5,

### 3.6.1. Микросхема КР1802ВС1

Микроскема КР1802ВСІ представляет собой 8-разрядную микропроцессорную секцию паральнальной обработки ниформации е возможностью наращивание разрядности и предпавляечия для выполнения следующих операций; в арифемическое слюжение и замитание в дополнительном коде; догические операции кользопации, дизьомена писпическое салити параво и влево и 8 1 разряд. При этом имеется воаможность мескирования отдельных разрядов входных даники просхем КР1802ВСІ можно выполнять операции обработки байтов, пирокий набор сдавить, включаю расшренийе сдавить, последовацирокий набор сдавить, включаю расшренийе сдавить, последовасамработкой призиваю ребумьтат только в выбранных мигроскимы.

"Ввой н вывод виформации осуществляются через двунаправленые в-разрядные шины данных D и DB Респетры А и Б предиазначены для приема и храневия входной виформации, запись которой в соответствующий регистр осуществляется по тактовому сигналу С.К. Входная информации, запись которой А и В поступательной в соответствующий обращать информации за поступенты по предиазнать соответствии обращать по предиазнать соответствии обращать по предиазнать поступенты и предиазнать по предиазнать по предиазнать по предиазнать по предиазнать по предиазнать предиазнать предиазнать переполнение, выдвигаемий разряд, знаков (нуль результата, переполнение, выдвигаемий разряд, которые выдаются соответственно на выводы Ж. О.У. Результат



Рнс. 3.36. Структурная схема КР1802ВС1

выполнении операция через сдангатель АЛУ поступает в выходной буфер А или В и на соответствующую выходную шину. Выходные буферы мнеют на выходе состояние «Выключено» и могут быть переведены в это состояние при подаче на входы СS «Выбор микросхемы» и ED «Разрешение выхадн» сигналов выходют оуковить

Регистр расширения и его славтатель кипользуются для храмения маски пры выделения битов, для храмения одного но поравидов при выполнения операция АЛУ, пры работе со слоями двойной дляны в процессорах, реализующих операция с даважимий запота Синхронизации работы различных узлов микроссию существляется, хронизации работы различных узлов микроссию существляется, распользовать с примежения примежения примежения примежения в табол. 341.

# 3.6.2. Микросхема КР1802ИР1

Микросхема КРІ802ИРІ представляет собой двукадресный блок РОИ, преднавлаеченный для организации сверхоперативной памяти и многоадресных ОЗУ. Он ниест дла независными 4-разрядных канала А н В для приема в выдачи ниформации. Структурная схема блока РОН представлена на рис. 337.

Матрица РОН состоит из шестнадцати регистров, каждый из ко-




Рис. 3.37. Структурная схема КР1802ИР1

Таблица 3.41

Номер выводя	Обозначение	Назначение
1, 3, 5, 18,	DA0—DA7	Шнна данных А (ввод/вывод)
20, 22, 24, 41 2, 4, 19, 21, 23, 25, 40, 42	DB0—DB7	Шина даиных В (ввод/вывод)
6-9, 14-17	MNS0-MNS7	Микрокоманда
10	CI	Вход переноса
11	GND	Общий
12	ZR	Признак нуля
13	CLK	Тактовый сигнал
26	OV	Переполнение
27	F	Выдвигаемый разряд
28, 37—39	LO/RI, RI/LO, RO/LI, LI/RO	Входы/выходы при сдвиге
29	ED	Разрешение выдачи
30	CHS	Выбор старшей микросхемы
31 .	CHB	Управление ниверсией старше-
		го разряда
32	Uce	+5 B
33	CO	Выход переноса
34, 35	P, G	Распространенне, генерация
		переноса
36	CS	Выбор микросхемы

торых имеет четыре разряда, в выполнена на тритгерах, переключение « которых на одного состояния в другое осуществляется сигнадом потенциального типа не зависит от его фроита. Выбор необходимого регистра матриы как в режиме записи, так и в режиме сигнарямия осуществляют дешифраторы какала А и В. Задавие необходимого записа регистра матриа осуществляют дешифраторы какала А и В. Задавие необходимого записа регистра постражения получей напричного кола на в толыт.

АÃО—ААЗ — для канала А, АВО—АВЗ — для канала В. Устройства управления режимом работы каналов А и В в зависимости от сочетания управляющих сигналов RA, ЕСА, WA и RB, ЕСВ, WB, посупающих на их входы, обеспечавают следующие режимы работы: запись по каналу А; запись по каналу В; одновременную запись по каналам А и В; сигнизание по каналу В; одновременпо каналу В; одновременное считывание по каналу А и В; запись вы каналу В; одновременное считывание по каналу А; сичимавие вы каналу В; одновременное считывание по каналу А; сичимавие вы каналу В; одновременное считывание по каналу Каналу мунители выполнения мунители выполнения мунители м

считывания этого канала полжны быть установлены в состояние «Вы-

ключено», а запись информации с обоих каналов по одному адресу приводит к неопределенности результата.

Даунаправление усклители записи/сигивания каналов А и В обсепеннают прием кодлой мифориации в режиме записи с 4-разрадной длумаправлениой шния DA или DB и выдачу информации из этя их ещим в режиме считывания. Усклитель записи/сигивания каналов А и В вискот из выходе состояние «Быключено», установка которого осуществляется подрачей на възд Я лии RB «Сигивание» напряжения высокого уровия, Назначение выводов КР1802ИР2 приведено в табл. 342

Таблица 3.42

Номер вывода	Обозначение	Назна чение
1-4 13-16 5-8 20-17 9, 21 10, 22	AA0—AA3 AB0—AB3 DA0—DA3 DB0—DB3 RA, RB ECA, ECB	Шина адреса канала А Шина адреса канала В Шина ввода/вывода даиных кана- ла А Шина ввода/вывода даиных кана- ла В Считывание каналов А, В Разрешение каналов А, В
10, 22 11, 23 12 24	WA, WB GND Ucc	Газрешение каналов А, В Запись каналов А, В Общий +5 В

## 3.6.3. Микросхема КР1802ВР1

Микроскема КР1802ВРІ представляєт собой арифметический расширитель (АР) и предназначена для построения устройств, выполняющих сданти (арифметические, логические, циклические, разею, вправо, расширенные) и поякк девого сдиничного бита. Арифметический расширитель фосспечивает сданя за один цикля на произвольное число




Рис. 3.38. Структурная схема КР1802ВР1

разрядов, которое предварительно может устанавливаться в пределах 0...15. Структурная схема АР представлена на рис. 3,38.

Прием входной информации и выдача результата осуществального чего чере админаралениям объем сере до параметра сдвига (чело разрядов, на которое необходимо произвется сдвиги объем громеновдитас е шины SHI или с шины SHB в зависимости от значения сигнала SSH «Выбор параметра сдвига». В Водная няформация и параметра станталу СLК

фиксируются в соответствующих регистрах.

Вид выполияемой операции (тип сдвига или поиск левого едиинчного бита) задается кодом микрокоманды MNSO-MNS2 и значением старшего разряда регистра параметра сдвига, поступающими на дешифратор микрокоманд. Схема сдвига производит сдвиг входной информации, хранящейся в регистре данных, на число разрядов, указанное в регистре параметра сдвига, и через схему выдачи результата и буфер результата выдает обработанную ниформацию на шину DO-D15. Буфер результата имеет на выхоле состояние «Выключено» управление которым осуществляется сигналом ED «Разрешение выдачи». При арифметических сдвигах вправо в схеме имеется возможиость размножения знака. При выполнении различных типов слангов выдвигаемые разряды поступают в регистр расширения, позволяя тем самым увеличить разрядность сдвигаемого слова. При выполнении микрокоманды «Поиск левого единичного бита» входная информация из регистра данных поступает на схему поиска левой единицы, которая анализирует ее и определяет номер первого разряда, находящегося в состоянии «1» (отсчет ведется от старшего 15-го разряда). Результат пояска выдается Б-раврядным кодом черес стему выдачи результата и буфер параметре сдвята на двунарявленную шиму \$1180—\$1184. Буфер параметра сдвята ямеет на выходе со-сомине «Выклопено», управление которым осуществляется сигналом им во кодной виформация формарует сигнал, который, поступая на им во кодной виформация формарует сигнал, который, поступая на сему выдачи празнам, выпрабътняет сигнал, который, поступая на торащиях савита слема выдачи признама производит выдачу на вывод госледного выпарамента, разрадаю, Вед информация, выдавемая со слемы выдача результата, авализируется слема бризария со стемы выдача результата, авализируется стемы СК «Празнами учля», заявия изгля».

Семы анализа переполнения вырабатывает сигнал ОV «Переполненяе, при савнята влело, есля котя бы одня выпадаемий разрядпри арифметическом слянте не равен старшему разряду результата. Кроме гото, ола выдает заяк 15-го разряда входной ниформации при поиске лезоб единацы и определяет потерю единиц при логических, расципренных и пиклических савната мело. Назизуеление выводом

КР1802ВР1 приведено в табл. 3.43.

Таблица 3.43

Номер вывода	Обозна чение	Назначение
2—10, 12—18 36—33, 31 35—12 1, 11, 22 19 20 21 23 24 25 26 27—29 32 37	D0—D15 SH10—SH14 SH10—SH14 GND ZR CLK OV F ED CS WR MNS0—MNS2 Ucc SSH	Шпиа данных (ввол/вывол) Параметр сдвита Параметр сдвита Параметр сдвита Параметр сдвита Помина Пом

#### 3.6.4. Микросхема КР1802ВВ1

Микросхема КРІ802ВВІ представляєт собой схему обмена янформацией (ОИ) и предназначена для использовання в качестве коммутатора кавалов, прячем в одном из каналов имеется возможность организации режима двончного счетчика. Структурная схема КРІ802ВВІ представлена на рис. 3.39

Ввод/явьод ниформации осуществляется по четырем независимым 4-разрядным каналам А, В, С, X, причем режим обмена по каждому каналу задается независимо от режима обмена других каналов, Разпошение обмена информацией межу шинами А, В, С, X, запись




Рис. 3.39. Структуриая схема КР1802ВВ1

ее в регистры и считывание на выходиме шины обселенивногся при подаче на соответствующие входы ЕСА, ЕСБ, ЕСС, ЕСХ Фларешеию обмена» изприжения нижного уровия. Выбор регистра, екотория вис обмена» изприжения нижного уровия. Выбор регистра, екотория рами киналов в записимости от родивысного кода выреся: ААО, ААІ для кинала А; АВО, АВІ — для кинала В; АСО, АСІ — для кинала С; АХО, АХІ — для кинала К.

Регистры А, В, С реализованы на D-тритгерах типа «Защелка» и предпазначены для записи, храиения и считывания информации, поступающей по двунаправленным 4-разрядным шиням DA, DB, DC, Регистр/счетчик X реализован на D-тритерах типа М-S с записью информации по фронту считывля, подавемого из его вход С.

Тип обмена для каждого канала — записы или считывание — задается подляей соответственно въз кода и М. МВ, МС, WS «Саписынля входы RA, RB, RC, RX «Считывание» ситпалов инзкого уровно-Регистр X помимо режима обмена виформацией с любым каналом обеспечивает режим довичного счетака, при котором счет осущестта объективает режим довичного стата, при котором счет осущестта объективает и при котором с пр необходимо учитывать, что для правильного выполнения операции счета не допускается при подаче положительного фронта сигнала на вход СІ подавать котя бы на одну вз адресных шин код. опреде-

ляющий адрес регистра Х.

Микроскема позволяет производить непосредственную передачу информации с одной шины на другую чере» любой регистр, кроме регистра X. Осуществляется это подачей управляющих сигналов таким образом, чтобы запись информации с шины источных в чтение тистра. Если в любой из регистров произведена запись информации с одной из шин и одновременно на адресим ходам других шин установлен код, определяющий тот же регистр, и задан режим запись, то до регистр дапичеству разультательной ходам других шин установание этих шинах. Соскратимое регистра И. 2 и дравивалется схемой имей на этих шинах. Соскратимое регистра И. 2 и дравивалется схемой имей на этих шинах. Соскратимое регистра И. 2 и дравивалется схемой имей на этих шинах. Соскратимое регистра И. 2 и дравивалется имей на учение пределения и применения и на правительной правиления и на применения становаться правительного на правительного правительного на пределения правительного на применения с правительного на пределения правительного на правите

Таблица 3.44

Номер вывода	Обозначение	Назначение
1, 42 3, 2 14, 13, 7, 6 12, 10, 9, 8 25, 26, 15, 16 24, 22, 19, 17 23, 21, 20, 18 27 28 32 39 41, 40		Шина адреса канала В Шина адреса канала С Шина адреса канала С Шина адреса канала К Шина водоса канала К Шина водоса канала К Канала водоса канала К Канала В К К К К К К К К К К К К К К К К К К

#### 3.6.5. Микросхема КР1802ВРЗ

Микроскема КР1800ВРЗ представляет собой быстролействующий параласьным учножитель 8 х/8 разрадов, предлавизменный для умноженные для образовать в представляется и для умноженные для образоваться и для образоваться образоват

Множимое, подаваемое на шину Х0-Х7, и множитель, поступаю-




Рис. 3.40. Структурная схема КР1802ВРЗ

щий на шину Y0—Y7, запоминаются соответственно в регистре множимого и регистре множителя. Регистры выполнены на D-триггерах с записью информации по фроиту сигналов CLKX и CLKY соответственю. Управляющие сигналы НВХ и НВУ указывают, что умножение

Таблица 3.45

Номер вывода	Обозначение	Назначение
22—29 31 36—42, 1 36—42, 1 21—12, 10—5 3 41 30 32 33 35	X0—X7 HBX Y0—Y7 HBY P0—P15 STB CLKP ED GND CLKX Use RND CLKY	Миожимое Знак миожимого Миожитоля Знак миожимого Выходы произведения Управление Записко В регистр произведения Общий Реаформатическое Синхронизация записы в регистр иножимого Не Б В Синхронизация записи в регистр иножимого Не Б В Синхронизация записи в регистр общий Об

производится над кодами (при высоком уровне напряжения на входах НВХ и НВУ) или над числами со знаком, представленными дополнительным колом (при низком уровне напряжения на входах НВХ

# HBY).

Блюк умножения представляет собой комбинационную скему, выполияющию умножение двух 8-разрядних чисся и одновременное округление результата. Округление произведения до 16 разрядов выполияется при установке гритера округления в е1-у, что соуществаяется по фронту сигнала СLКУ или СLКУ при наличии на входе RNO «Округление» напражения высокого уровия. Результат умножения по фроиту сигнала СLКР и при валячии сигвала STB «Управление записьо в регистр призведения» записьмяется в 16-разращий резипсью в регистр призведения записьмяется в 16-разращий ревинсью в регистр при на высокого уровия вы выподаче на управляющий вход. ЕD сигнала высокого уровия выходной буфер устанавляющей вход. ЕD сигнала высокого уровия выходной об КР1602DPВ приведено в таба, 34.5.

#### 3.6.6. Микросхема КМ1802ВР4

Микросхема КМ1802ВР4 представляет собой бистродействующий паралельний учножится 18212 разрадов, предпавляенный для униожения коло (чисся без звеже) и чисся со звякои, предгавлеенных в дополнятельном коде, Числа могут быть как пельми, так и меньше единицы. Умножитель является устройством модульного типа, обсетиемающим построение умножителей с любой разрадностью операндов, кратной 12. Структурная скема умножителя представлена на мень 3.41.

и ССКУ соответственно.

Блок умножения представляет собой комбинационную матрицу, в которой формируются частичные произведения от поразрядного умножения множимого на множитель, суммируются с соответствующими весами, и результат корректируется при действии над числами

со знаком.

Операция округления выполняется одновременно с суммированием произведений прибавлением единицы в старший разряд отбрасываемой части, т. е. дополнительной задержки не вносит. Округление производится при подаче сигнала RND «Округление», который по фронту сигнала С.К.Х яли С.К.У записывается в тритер округления,

С помощью савигателя, управляемого сигналом RS, произведение в соответствующем формате подается на регистры маадшей и старшей части произведения. Запись в регистры младшей и старшей части произведения. Запись в регистры младшей и старшей части произведения производителя по фронту сигналов С.К.И. и С.К.М соответствению в случае, если STB=0. При STB=1 сигналы С.К.И. СКМ смокруются, при этом D-тритгеры регистров произведения




Рис. 3.41. Структурная схема КМ1802ВР4

Таблица 3.46

Номер вывода	Обозна чение	Назначение
8-1, 64-61 56-51, 47-42 9-20, 29-40 21, 22	X0—X11 Y0—Y11 P0—P23 EDL, EDM	Множимое Множитель Выходы произведения Разрешение выдачи младшей и
23, 24 25 26	GND STB RS	старшей части произведения Общий Управление записью в регистр произведения Управление сдвигом вправо старшей части произведения
27, 28	CLKL, CLKM	Синхронизация записи в регистры младшей и старшей части произведения
41 48—50 57 58 59, 60	HBY Ucc HBX RND CLKX, CLKY	Знак множителя +5 В Знак множимого Округление Синхроинзация записи в реги- стры множимого, множителя

становятся потенциальными — «прозрачиь», и информация с регистров произведения через буферы произведения передателя выходы РО—Р23. Управление буферами младшей и старшей части провъведения осуществляется соответствению сигналами ЕDJ и EDM
«Разрешение выдачи». При высоком уровне этих сигналов выходиме
дода КМ 1802ВРИ припаселие в луба, 3.46.

#### 3.6.7. Микросхема КМ1802BP5

Микросхема К.М.1802ВРБ представляет собой бистролебствующий умножитель 18-XI Базарадов, предпавляеминый для умножитель 18-XI Базарадов, предпавляеминый для умножитель ком составления и предоставлениях в дополнительном коде. Чледа могут бить яжи еденьии, так в меньше единяты, Умножитель является устройством модульного тяпа, обеспечивающим построещене умножитель базаратилостью опервадов, кратной 16. Структурная схема КМ1802ВРБ приведена на рвс. 34.2 Назначение основных удово микросхемы управляющих ситналов апалотично соответствующим удалы и ситналам микросхемы которых с делью уменьшения часы и спользуемых выподов и микросхеми КМ1802ВРБ сделана двунаправленной и предпавляечен яжи для вода множителя V—01-5, так н для выпода множителя V—01-6, так н для в множителя V—01-6, так н для в множителя V—01-6, так н для в V—01-6, так н д




Рис. 3.42. Структурная схема КМ1802ВР5

сигнала CLKX или CLKY при наличии на входе RND «Округление» иапряжения высокого уровня. Назначение выводов KM1802BP5 приведено в табл. 3.47.

Таблица 3.47


Номер вывода	ощея в необо	Назначение
5-1, 64-54	X0-X15	Миожимое
9-24	PY0PY15	Множитель/выходы произведе- ния
25-40	P16-P31	Выходы произведения
6, 42	EDL, EDM	Разрешение выдачи младшей и старшей части произведения
7, 41	CLKL, CLKM	Сиихроиизация записи в регистры младшей и старшей ча-
8, 53	CLKY, CLKX	Сиихронизация записи в реги-
43	RS	Управление сдвигом вправо старшей части произведения
44	STB	Управление записью в регистр произведения
45-47	GND	Общий
48, 49	Uee	+5 B
50, 51 52	HBY, HBX RND	Зиак миожителя, множимого Округление

# 3.6.8. Микросхема КР1802ИМ1

Микросхема КР1802ИМ1 представляет собой устройство для суммировання (вычитания) четырех 4-разрядных операндов. Предко смотрена возможность расширения разрядности операндов до любого

числа разрядов, кратного четырем.

Структурная схема КР1802ИМ1 представлена на рис. 3.43. Управляемые блоки инверсии служат для выработки ниверсного кола операнда, поступающего на информационные входы DA, DB, DC, DD. Так как информация, поступающая на входы DA, DB, DC, DD, представлена в ниверсиом коде, то при выполнении операции «Сложение» на блоках инверсии происходит ее повторное нивертирование и на соответствующие регистры и суммирующую матрицу входные операнды поступают в прямом коде. Инвертирование входных данных происходит при подаче на вход ОР «Управление операцией» сигнала низкого уровия. Вычитание операндов выполняется по принципу сложения уменьшаемого с дополнительным кодом вычитаемого. Дополнительный кол вычитаемого формируется путем прямой передачи на вход суммирующей матрицы через блоки инверсии входной информации, представленной в инверсном коде, и при наличии на соответствующем входе переноса СА1, СВ1, СС1, СD1 сигнада высокого уровня. Работа каждого из блоков инверсии разрешается при наличии



Рнс. 3.43. Структурная схема КР1802ИМ1

ситиала визмого уровия на соответствующем вколе ЕD «Разрешение». Регистры А, В. С, В выполнены за двужательных D-пригерах сваписько информации в первую и вторую ступень соответствению оп низкому и выскому урованы впратмения ва вхоле СЦК «Сипкроинзации записнь. Вторах ступень регистра имеет вхол управления STB «Управление записко передиблов, который даст воможного: вклайострать высоком уровие вапражения на входе СКР и инжом уровне напряждения ва входе СКР.

Суммирующая матрица представляет собой комбинационную схему, выполняющую операцию суммирования четырех 4-разрядных чисел и входных переносов CAI, CBI, CCI, CDI с выделением признака переполнения ОV и сигналов простых СО и ускоренных пере-

носов Р. G.

Регистр результата служит для хранения результата суммирования и признака переполнения и выполнен апалогично регистрам А. В. С. D. Результат суммирования с регистра результата через выходиой буфер, имеющий состояние «Выключено», выдается на шину DS. Перевод выходного буфера в состояние «Выключено» осуществляется ситналом EDS «Раврешение выдачи» высокого уровия. Одновременно сехма формирования прязвака вудя вырабатывает сигная высокого уровня ZR при равенстве нулю результата суммирования. Называчение выводов XP18021MM привыедено в табл. 346 гм.

Таблица 3.48

Номер вывода	Обозначение	Назначение
29, 33, 38, 42 30, 34, 39, 43 31, 35, 40, 44 28, 32, 37, 41 45—48	DC0—DC3	Шина данных канала А Шина данных канала В Шина данных канала В Шина данных канала D Управление операцией в кана- лах А. В. С. D Разрешение каналов А, В, С, D
23—20	CAI, CBI, CCI,	Входы переносов каналов А, В. С. D
36	CAO, CBO, CCO,	Выходы переносов каналов А,
17—14 1, 18	CDO DS0—DS3 CLK, CLKS	В, С, D Результат Синхронизация записи операн- дов, результата
2, 19	STB, STBS	Управление записью операндов,
7, 8	P, G	результата Распространение, генерация пе-
9 10 11 12 13 35	HB OV ZR GND EDS Use	реноса Знак результата Переполнение Признак нуля Общий Разрешение выдачн +5 В

# 3.7. Микропроцессорный комплект серии КМ[КР]1804

 Микропроцессорный комплекс серин КМ1804 выполнен на основе бинолярной технология ТТ/IIII и предвазначен для построения быстродействующих вычислительных устройств, контроллеров различного назначения, микроЭВМ с различными системами команд, измерительных систем.

Возможность параллельного наращивания разрядности, микропрограммный способ управления, совместимость с ТТЛ- и ТТЛШсериями, непрерывно расширяющаяся номенклатура позволяют непользовать данный МПК в качестве элементной базы для разработок самого развиобразного навлячения

Все микросхемы, входящие в МПК серин КМ(КР)1804, предназначены для работы в днапазоне температур —10...+70°С и имеют напряжение питания 5 В±5 %.

напряжение питания 5 Б т 5 76.

Няже приведены функциональный состав МПК серин КМ1804 и основные параметры микросхем, входящих в комплект.

Микропроцессорная секция параллельной обработ: информации КМ1804BC1	cu
	3
Число каналов ввода информации	1
Разрядность каналов ввода и вывода информации .	4
Чисто РОН	16
Число РОН	4
Разрядность микрокоманды	9
Объем адресуемой памяти, слов	21n*
Длительность цикла тактовых сигналов, ис	> 100
Потребляемая мощность, мВт	<147
Микропроцессорная секция параллельной обра	TOTKU
информации КМ1804ВС2	
Число каналов ввода информации	3
Число каналов ввода/вывода ниформации	2
Разрядность каналов ввода и ввода/вывода инфор-	
мации Число РОН Разрядность РОН	4
Число РОН	16 4
Разрядность РОН	9
Разрядиость микрокоманды	24n*
Объем адресуемой памяти, слов	≥ 104
Длительность цикла тактовых сигиалов, ис	<183 <183
Потреоляемая мощность, мыт	€ 100
Схемы управления адресом микрокоманды КМ18041	$3y_1$
u KM1804B¥2	
Число каналов ввода информации:	
KM1804BV1	3
KM1804B32	1
Число каналов вывода информации	1
Разрядность каналов ввода и вывода ниформации .	4
Объем адресуемой памяти, слов	240*
Время передачи информации от входа тактового снг-	-100
нала до выхода, нс	<102
Потреоляемая мощность, мът	
	≪683
	<683
Схема управления следующим адресом КМ1804ВУ	<683
	<683
Число формируемых управляющих микрокоманд .	≪683 3
Число формируемых управляющих микрокоманд . Число входов	<683 3 16 5 8
Число формируемых управляющих микрокоманд . Число входов . Число выходов . Время передачи информации от входа до выхода, ис	<683 3 16 5 8 <60
Число формируемых управляющих микрокоманд . Число входов	<683 3 16 5 8
Число формируемых управляющих микрокоманд Число входов Число выходов Время передачи информации от входа до выхода, ис Потребляемая мощность, мВт	<683 3 16 5 8 <60 <604
Число формируемых управляющих микрокоманд . число вкодов . число вкодов . Время передачи информации от вкода до выхода, ис . Потребляемая мощность, мВт . Схема иправления последовательностью микрокома . Схема иправления последовательностью микрокома . стана правления последовательностью микрокома . микрокома . стана .	<683 3 16 5 8 <60 <604
Число формируемых управляющих микрокоманд число вклоло висло вклоло число вклоло время передати информации от вклода до выхода, ис Погребляемая мощность, мВт Схема управления послебовательностью микрокома КМ 1804ВУ4	<683 3 16 5 8 <60 <604
Число формируемых управляющих микрокоманд Число воходов Число выходов Время передачи информации от входа до выхода, ис Погребовеная мощность, мВт Скема управления последовательностью микрокома КМ1804ВУ4 Объем авпестечной вымять, слов	<683 3 16 5 8 <60 <604 n∂ 4096
Число формируемых управляющих микрокоманд Число воходов Число выходов Время передачи информации от входа до выхода, ис Погребовеная мощность, мВт Скема управления последовательностью микрокома КМ1804ВУ4 Объем авпестечной вымять, слов	<683 3 16 5 8 <60 <604 n∂ 4096
Число формируемых управляющих микрокоманд число вклоло висло вклоло число вклоло время передати информации от вклода до выхода, ис Погребляемая мощность, мВт Схема управления послебовательностью микрокома КМ 1804ВУ4	<683 3 16 5 8 <60 <604 n∂ 4096

117	ооолжение
Время передачи ииформации от входа тактового сиг- нала до выхода, ис	≤125 ≥1806
Параллельный регистр КМ1804НР1	
Число каналов ввода ниформации	1 2
Разрядность каналов ввода и вывода информации . Время передачи информации от входа тактового сиг-	4
нала до выхода, нс	<21 <683
Схема ускоренного переноса КМ1804ВР1	
Число разрядов	4
Время передачи информации от входа до выхода, но	<19
Потребляемая мощность, мВт	≪572
Схема управления состоянием и сдвигами КМ1804Е	3P2
Число каналов ввода ниформации	2
Число каналов ввода/вывода информации	ĩ
Разрядность каналов ввода и ввода/вывода инфор-	
мации	4
Разрядность микрокоманды	13
Число выполияемых типов сдвигов	32
Время передачи информации от тактового сигнала	
до выхода условия, ис	<58
до выхода условия, ис	<1670
W	
Магистральный приемопередатчик КМ1804ВА1	-
Число каналов ввода информации	2
Число каналов вывода информации	ī
Число каналов ввода/вывода информации	1
Разрядность каналов ввода, вывода и ввода/вывода	
информации	4
Время передачи информации от входа до выхода, ис	<42
Потребляемая мощность, мВт	≤525
Магистральный приемопередатчик КМ1804ВА2	
, .	
Число каналов ввода ниформации	1 .
Число каналов вывода ниформации	1
Число каналов ввода/вывода ниформации	1
Разрядность каналов ввода, вывода и ввода/вывода	
ииформации	4
Контроль четности	Имеется
Время передачи информации от входа до выхода, ис	<44
Потребляемая мощность, мВт	≪600

Магистральный приемопередатчик КМ1804ВАЗ	
Число каналов ввода информации	2
Число каналов вывода информации	ĩ
Число каналов ввода/вывода информации	i
Весодиности какалов ввода/вывода пиформации	
Разрядиость каналов ввода, вывода н ввода/вывода	4
ниформации	Имеется
Контроль четностн	<50
Время передачи информации от входа до выхода, не	€550
Потребляемая мощность, мВт	Ø 000
Параллельный регистр КМ1804ИР2	
Число разрядов	8
Время передачи информации от входа тактового сиг-	
нала до выхода, нс	<45
Потребляемая мощность, мВт	<185
Параллельный двунаправленный регистр КМ1804И.	P3
	2
Число каналов ввода/вывода информации	8
Разрядность каналов ввода/вывода информации .	0
Время передачи ниформации от входа тактового сиг-	<b>~00</b>
иала до выхода, ис	<26
Потреоляемая мощность, мыт	<1375
Генератор тактовых импульсов КМ1804ГГ1	
Число выходных фаз	4
Число режимов работы	4
Частота опорного генератора, МГц	<30
Потребляемая мощность, мВт	≪600
Схема векторного приоритетного прерывания КМ18041	3H1
Число запросов прерывання	8
Разрядность вектора прерывання	3
Число разрядов микрокоманды	4
Время передачи ниформации от входа тактового сиг-	
нала до выхода сигнала «Прерыванне», нс	<97
Потребляемая мощность, мВт	<1525
Расширитель приоритетного прерывания КМ1804ВР	3
Число входов ,	8
Число выходов	3
	<48
Потребляемая мощность, мВт	<120
	-
Секция управления адресом программной памяти КМ18	04BY5
Число каналов ввода информации	1
Число каналов вывода информации	1
	4
газрядность каналов ввода н вывода ниформации .	5
	<69 <69
Время передачи информации от входа до выхода, не	
Потребляемая мощность, мВт , , , , , , ,	<1100

#### Схема обнарижения и коррекции ошибок КМ1804ВЖ1

Caesta Contapporentian a nopposition of the contact of	
Число каналов ввода/вывода информации	2
Разрядность каналов ввода/вывода ниформации	8
Разрядность входной и выходной шин контрольных	_
битов	7
Время передачи информации от входа до выхода, не	<61
Потребляемая мощность, мВт	<2000

\* п — число используемых микросхем.

Микроскемы серии КМ1804 выполнены в мета-длокерамических корпуска типа: 201.6-13 - КМ1804ВУЗ, КМ1804ВУЗ, КМ1804ВИЗ, КМ1804ВИЗ, КМ1804ВИЗ, КМ1804ВИЗ, КМ1804ВИЗ, КМ1804ВИЗ, КМ1804ВАЗ, КМ18

Значительная часть МПК серин K1804 выпускается в пластмассовых корпусах. Такие микросхемы имеют обозначение KP1804... Их функциональное назлачение и параметры соответствуют зналогичным

по наименованию типономиналам МПК серин КМ1804.

Микроскемы серни КР1804 выполнены в пластмассовых корпусах типа: 201.16-16 — КР1804ВУЗ, КР1804ВР1, КР1804ВР1; 2140.20-1 — КР1804ВУ2, КР1804ВА2, КР1804ВР3; 239.24-7 — КР1804ВА1, КР1804ВА3, КР1804ТР1; 2121.28-4 — КР1804ВУ1; 2123.40-1 — КР1804ВС1, КР1804ВР2, КР1804ВУ4, КР1804ВИ1,

#### 3.7.1. Микросхема КМ1804ВС1

Микросхема КМ1804ВС1 представляет собой 4-разрядную микромоцессорную секцию, преднавначенную для построения блоков обработки цифровой ниформации с разрядностью, кратной 4. Структурная схема КМ1804ВС1 представлена на рис. 3.44. Рассмотрим на-

значение основных узлов и принцип их взаимодействия.

Арифметическо-логическое устройство выполняет арифметические операции (сложение, вычитание с формированием сигналов переноса и состояния), логические операции (И, ИЛИ, ИСКЛЮЧАЮ-ШЕЕ ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ—НЕ), положительные и отринательные прирашения над операндами, поступающими с селектора входных данных. Тип выполняемой АЛУ микрокоманды запается кодом, подаваемым на входы MNS0-MNS8, причем разряды MNS0-MNS2 определяют источник входной информации в АЛУ, разряды MNS3—MNS5 — выполняемую функцию, а разрялы MNS6—MNS8 приемник результата. Код микрокоманды поступает в блок управления, который в соответствии с выполняемой микрокомандой формирует комплекс сигналов, управляющих работой различных узлов микросхемы. Источником информации для АЛУ могут быть регистры А. В. О и информация, поступающая с шины данных D0-D3. Выбор входных операндов осуществляет селектор входных данных. Результат выполнения операции через селектор выходных данных выдается на шину Y0-Y3. При выполнении определенных микрокоманд на шину Y вылается солержимое регистра А. Сигнал ЕУ «Разрешение выхолов У» управляет выходами Y0-Y3. При подаче на вход ЕУ напряжения




Рис. 3.44. Структурная схема КМ1804ВС1

высокого уровия выходы Y0—Y3 переводятся в состояние «Выключеко». При выполнении определенных микрокомар оновременно с выдачей результата на выходную шину У производится запись результата из АЛУ через соответствующий сдвигатель в блок РОН или в регистр Q.

Блок РОН состоит из шестиадцати 4-разрядных регистров и позволяет осуществлять обращение одновремению и независимо к двум регистрам, адресуемым кодами, поступающими по шинам АА и АВ. Сдвитатель АЛУ обеспечивает запись в блок РОН результата АЛУ непосредствению или со содитом вправо или влево ма I разряд.

Регистр Q — 4-разрядиый промежуточный регистр, предназна-

ченный для кранения результата операции. Запись информации в реинтр Q осуществляется черезе от съдвятается» дляю свеносредственно с выхода АЛУ, для организации сданга шиформации в реятстре Q и РОЙ непользуются соответственно входы/выходы РОД, РОЗ и РРЯ РОЗ. При выпользяются коответственно входы/выходы РОД, РОЗ и РРЯ РОЗ. При выпользяются соответственно входы/выходы РОД, РОЗ и РОЯ РОЗ При выпользяются соответственно входы/выходы РОД, РОЗ и РОЯ ряд результата», ОУ «Переполнения», СО «Выход перевоса», которые выдалогия на соответствующие выводы инкростемы. Робот различных узлов микроскемы сиктроинизируется одими тактовым сигналом С.К. Назначение выводок ЖИВОМОЕ приведено в таба, 34.9.

Таблица 3.49

Номер вывода	Обозна чение	Назначение
4-1 17-20	AA0—AA3 AB0—AB3	Шина адреса канала А Шина адреса канала В
25—22 12—14, 26, 28,	D0-D3 MNS0-MNS8	Входная шина данных Микрокоманда
27, 5, 7, 6 36—39	Y0—Y3	Выходная шина
8, 9, 16, 21	PR3, PR0, PQ3, PQ0 Ucc	Входы/выходы сдвига
11 15	Z	Признак нуля Тактовый сигнал
29 30 31	CI GND F	Вход переноса Общий
32, 35	G, P	Старший разряд результата Генерация, распространение переноса
33 34	CO	Выход переноса Переполнение
40	EY	Разрешение выходов Ү

# 3.7.2. Микросхема КМ1804ВС2


Микроскема КМ1804ВС2 представляет собой 4-раврядную микропроперсоврую секцію паральномо бодаютки и информации и предназвачена для построення операцювных блюков вычислительных
угройств с разрядностью, кратной 4. Микроссема КМ1804ВС2 по
сравнению с микроскемой КМ1804ВС1 выполняет большее число
арифистическо-потических урижимий и дополнительном реальнует 9 специальных функций, таких нак умножение ба знака, умножение и депение в дополнятельном коло, умножение и деление в дополнительнение в дополнительном коло, умножение деление з деление в дополнительном
и деление должно в деление в деление дополнительном
и пределение деление 


Рис. 3.45. Структурная схема КМ1804ВС2

программ. Кроме того, микросхема КР1804ВС2 обеспечивает возможность расширения файла РОН и осуществляет контроль четности. Структуриая схема КМ1804ВС2 приведена на рис. 3.45.

Особенностью микросхемы КМ1804ВС2 является необходимость программирования местоположения секции: младшая, средияя, старшая, что осуществляется подачей напряжения определенного уровия на выволы LS и W/MS «Управление относительным положением». Отлельные выволы микросхемы в зависимости от ее местоположения имеют различное назначение. Рассмотрим назначение основных узлов. Арифметическо-логическое устройство выполняет арифметические, логические и специальные микрокоманлы над операндами, поступающими с мультиплексоров А и В. Мультиплексор А передает на вход АЛУ информацию с шины данных DA или с блока РОН через регистр А: мультиплексор В - с шины данных DB, с регистра О и с блока РОН через регистр В. Различные сочетания источников ниформации, поступающей на вхол АЛУ, определяются управляющими сигналами EA «Разрешение шины DA», MNSO «Микро» команда О разряд» и ЕВ «Разрешение выходов DВ». В зависимости от выполняемой микрокоманды АЛУ вырабатывает сигналы состояния Р. G. OV. F. CO. причем выводы сигналов P/OV и G/F совмещены и назначение этих выводов зависит от местоположения микропроцессорной секции. Для старшей секции эти выводы имеют назначение OV «Переполнение» и F «Старший разряд результата»; для остальных секций выводы P/OV и G/F являются выходами генерации С и распространения Р переносов.

Информация с выхода АЛУ поступает на сдвитатель регистра Q и сдвитатель АЛУ муравляемый ситалов ЕУ «Фэдениеме выходов Ух Сдвитатель АЛУ обеспечивает передачу результате без сдвитатель АЛУ обеспечивает передачу результате без сдвита и со сдвитом иправо нав давор и дря даряд. При выдечни из воде ЕУ и напражения визмого уровия информация с АЛУ поступает ва выходичу швау Уста Уза два записавлега в бак РОИ. При высоком уровие напражения ва входе ЕУ выходы сдвитателя АЛУ перелитут в исстоящие «Выходиса», в инша у Уможет использовать-

ся как входная шина данных для записи в блок РОН. Формирователь признака нуля вырабатывает сигиал Z «Признак

иуля», если содержимое АЛУ или содержимое регистра Q или того и другого равно нулю. При выполнении векоторых специальных микрокоманд вывод Z является входом.

Токо РОН состоит из шестнадцати 4-разрядных регистров, каждий из которых может быть как источником операцдов, так и местом

дый вк которых может быть как источником операцой, так и местом записи результата. Вамк РОИ имеет две 4-разрядные адресыме ши- им АО—ААЗ и АВО—АВЗ Адреса АА и АВ могут поступать из помей микромомацы маи в мурких блоков, давиме — е выгода сдъятатель АЛУ или с двунаправленной шины У. Запись информация в болк РОИ производится только по адресу АВ при выдени на колда к СВИ «Разрешение записе» и С.К. «Тактовый сигнал» напряжения инжогом уровым. Сигнаване информации из болк РОИ можения инжогом уровым. Сигнаване информации из болк РОИ можения инжогом уровым. Сигнаване в правление перагачей информация установлены оправление перагачей информация через регистра А и В осуществляется сигналом СБК. Ретистр В в отраняе от регистра А имеет па выходе состояние «Выключено», управление которым осуществляется сигналом ЕВ «Разключено», управление которым осуществляется сигналом ЕВ «Раз выходо состояние «Выключено», и ши- на Вы може использоваться для высода мариам в актури.

Регистр Q — 4-разрядный рабочий регистр, служащий источником операнда для АЛУ или приемпиком информации через сдвигаеть регистра Q с выходов АЛУ или с собственных выходов. Запись информации в регистр Q производится по положительному фронту ситавля СLK при наличии на входе ЕМNS «Разрешение микрокоманды»

Номер вывода	Обозначение	Назначение
30-27 44-47 3-6 23-26 16-19 42, 41, 7-9,	AA0—AA3 AB0—AB3 DA0—DA3 DB0—DB3 Y0—Y3 MNS0—MNS8	Шниа адреса канала А Шниа адреса канала В Входная шина данных DA Шина ввода/вывода данных DB Шниа ввода/вывода данных Y Микрокоманда
35-32 2 10 11 12 13	EA CI CO P/OV GND G/F	Разрешение шины DA Вхол перевоса Выход перевоса Распространение реполнение Общий Генерация переноса/старший разряд результата
15 1, 20, 21, 48	EY PQ0, PF0, PF3, PQ3	Разрешение выходов Y Входы/выходы сдвига
22 31 36 37 38 39, 40	ZEB Ucc EWR EMNS LS, W/MS	Признак нуля Разрешение выходов DB +5 В Разрешение записи Разрешение микрокоманды Управление относительным по- ложением
43	CLK	ложением Тактовый сигнал

напряжения инзкого уровня. Код микрокоманды задается сигналами MNSO—MNSS на якода блока управления, который в соответствии с выполняемой микрокомандой формирует управляющие сигналы, поступающие на различные узлы микроскемы. Назначение выводов КМ180HSC приведено в табл. 3.50.

#### 3.7.3. Микросхемы КМ1804ВУ1 и КМ1804ВУ2

Микросхема КМ1804ВУІ предназначена для формировання адреса микрокоманды, подлежащей выполнению, и используется для оздания микропрограммых устройств управлення. Структурная скема КМ1804ВУІ представлена на рис. 3.46. Рассмотрим назначение основных узлов и полиния их званмодействия.

Баок выборки адреса формирует адрес управляющей памяти, где уданится инкрокомана, в представляет соба мультипексор, на вход которого подается информация с различных источников: регистра адреса, стека, счетчика микрокоманд, шины данных D—ОД, жаскирующей шины ОКО—ОКЗ. Управление выбором источника осуще-




Рис. 3.46. Структурная схема КМ1804ВУ1

ствляется сигналами SO, SI «Выбор адреса». Кроме того, блок выборки адреса по сигналу ZA «Нулавой адрес» низкого уровня осуществляет переход к нулавому адресу: формирует из выходах УО—УЗ сигналы низкого уровня независимо от состояния остальных водов.

Адрес микрокоманды с блока выборки адреса через буфер адреса, ниеющий на выходе состояние «Выключено», выдается на выходиую шину Y0—Y3. Перевод буфера вдреса в состояние «Выключено» осуществляется при подвуе на вход ЕУ «Разрешение выхо-

дов У» напряжения низкого уровия.

Регистр адреса представляет собой 4-разрядный регистр, погоронный на григгерам 7-нап. Запись пиноромации в регистр адреса происходит по положительному фронту тактового сигнала СК, при изличи напряжения инжого уровия на входе WR «Запись», Стек, состоящий из указателя стека, накопителя стека 44/4 и сжмы записи/считывания, предваванаем для хранения адреса микрокоманды и обеспечивает переход с возаратом при выполнении микморнограммы, ссте отраживаем по приятилу памяте мастажателногоуправляющих сигналов FE «Разрешение стект» т. PUP «Управление управляющих сигналов FE «Разрешение стект» т. PUP «Управление теском: чтение без ваменения состояния указателя стека на 1; выдача вареса микрокоманды с увеличением указателя стека на 1; выдача вареса микрокоманды с ученьщенем указателя стека на 1; выдача вареса микрокоманды с ученьщенем указателя стека на 1; выдача вареса микрокоманды с ученьщенем указателя стека на 1;

Запись информации в стек производится из счетчика микро-

команд по тактовому сигвалу СLК. Счетчик микрокоманд выполнен в виде 4-разрадного режегора и схеми прирашения и предывлагаем для хранения и преобразования виформации, поступающей с выхода блока выборки адреса. Управление счетчиком инкрокомина осуществляется сигвалом СГ «Вход перевоса». При установке на входе СІ напряжения визкого уровня дарес с блока выборки адреса передается немодифицированным и по очередному сигналу СLК будет выполниться та ме микрокоманала. При поступенни на вход СГ инпрамента на подому пред под подомительному с бой выходной а пось микрокоманала, увелеченный на 1.

В микросхеме с помощью сигналов маскирования ОRO—ОR3 предусмотрена возможность модификации адреся на выходной шне У. Подача напряжения высокого уровия на любой на входов ОRO—ОR3 приводит к установке напряжения высокого уровия на соответствующем выходе. Назначение выводов "КМ1804ВУ1 приведено в табл. 33 пр. в табл. 34 п

Назначение микроскемы КМ1804ВУД, состав ее основных узлов принцип их Валимаефетния в основном, т. ж. ж. то и микросхемы КМ1804ВУД. Стрютурная семы КМ1804ВУД представлены на прес. 347. Отличие остоит в том, что в микросхеме КМ1804ВУД отсутствует маскирующая шина ОRO—ОRЗ и входы регистра адреса Обедищены вытути микросжем КМ1804ВУД отсутствует маскирующая принце Обедищены вытути микросжемы с информационными входами и вы-




Рис. 3.47. Структурная схема КМ1804ВУ2

Номер вывода	Обозначение	Назначение
5-2 12, 10, 8, 6 13, 11, 9, 7 18-21 1 14 15 16, 17 22 23 24 25, 26 27 28	R0—R3 OR0—OR3 D0—D3 WR Y3 WR OND ZA S0, S1 EY CO PE, PUP CLK Use	Шина регистра адреса Маскирующая шина Вкодная шина данных Выходная шина адреса Запись Обший Нулевой адреса Выбор адреса Выбор адреса Выбор адреса Выбор адреса Выбор адреса Выход переноса Выход переноса Умравление стеком Тактовый сигнал + 5 В


ведены на выводы D0—D3. Мнкросхемы КМ1804ВУ1 и КМ1804ВУ2 выполнены в разных корпусах. Назначение выводов КМ1804ВУ2 приведено в табл. 3.52.

Таблица 3.52

Номер вывода	Обозначение	*Назначение
7-4 12-15 1 2 3 8 9 10, 11 16 17 18 19, 20	D0—D3 Y0—Y3 CLK Use WR GND ZA SS1 EY CI CO FE, PUP	Входная шина адреса Выходная шина адреса Тактовый сигнал 4-5 В Обдене Нульной адрес Выбор адреса Разрешение выходов У Вьод переноса Выход переноса Управленное

# 3.7.4. Микросхема КМ1804ВУЗ

Микроскема КМ1804ВУЗ представляет собой схему управления выбором следующего адреса и предназначена для преобразования поля микрокоманды, выбранной яз управляющей памяты, в комлекс сигнялов, управляющих работой различных узлов блока микропрограммного управления (БМУ),



Рнс. 3.48. Структурная схема КМ1804ВУЗ

Микросхему КМ1804ВУЗ пелесообразно использовать совместно со схемой КМ1804ВУ1 (КМ1804ВУ2), Причем в зависимости от необходимого объема памяти микрокоманд число используемых схем КМ1804ВУ1 (КМ1804ВУ2) можно уведичивать, Структурная схема КМ1804ВУЗ представлена на рис. 3.48. Микросхема КМ1804ВУЗ может реализовать 16 различных операций по управлению выбором следующего адреса: переход к нулевому адресу, условный переход к подпрограмме, условный возврат из подпрограммы и др. Для каждой выполияемой операции, задаваемой кодом, поступающим на входы MNS0-MNS3. микросхема в зависимости от значення признака ветвления СС фор-


мирует на выходах различные значешня управляющих сигналов, которые, поступав на определениме узлы БМУ, однозначно определяют следующий адрес выполняемой микрокоманды. Назначение выводов КМ1804ВУЗ приведено в табл. 3.53

Таблица 3.53

Номер вывода	Обозначение	Назна чение
11—14 1 2, 3 4, 5 6 7 7 8 9	MNS0—MNS3 ME PUP, FE SI, S0 CTL CTE GND PE CC EO U  CC EO	Микрокоманда Разрешение работы ПЛМ Управление стеком Выбор адреса Разрешение загрузки счетчика Разрешение счета Разрешение регистра команд Призияк веталения Разрешение выходов +5 В

## 3.7.5. Микросхема КМ1804ВУ4

Микросхема КМ1804БУ4 представляет собой схему управления последовательностью микроманд и предзавачена для формирования адреса микропрограммиой памяти объемом до 4К слов. При построения БМУ микросхема КМ1804БУ4 по своим функциональным КМ1804БУ1 (или КМ1804БУ2) и солной микросхемы КМ1804БУ3. Структурива схема КМ1804БУ2) и солной микросхемы КМ1804БУ3.



Рнс, 3.49. Структурная схема КМ1804ВУ4

выбора адреса формирует 12-разрядный адрес следующей микрокоманды, который через буфер адреса выдается на выходную шину Y0-Y11, Буфер адреса нмеет на выходе состояние «Выключено» н переволится в это состояние сигналом ЕУ «Разрешение выхолов» высокого уровня. Источником информации для блока выбора адреса могут служить регистр адреса, стек, счетчик микрокомана и входная шина D0-D11. Управление выбором источника адреса осуществляет блок управлення следующим адресом, который в зависимости от кода микрокоманды, подаваемой на входы MNS0-MNS3, выполняет 16 микрониструкций. При выполнении каждой микроинструкции одновременно с сигналами, управляющими работой отдельных узлов микросхемы, блок управления следующим адресом вырабатывает один из сигналов разрешения выбора внешнего источника адреса -VE. PE. ME, информация с которого полключается к шине D. В качестве внешнего источника могут использоваться регистр микрокоманд, преобразователь начального адреса или адрес вектора прерывання. Выполнение большинства микрониструкций (12 из 16) зависит от некоторого условия, в качестве которого выступает либо сигнал равенства нулю содержимого регистра адреса (две микрониструкции), либо значение сигналов на входах СС «Вход условия» н ССЕ «Разрешение условия», либо их совокупность,

Регистр адреса, выполненный на двенадцати триггерах D-типа, предназначен для записи и хранения адреса, поступающего с шины D0—D11. Запись в регистр адреса осуществляется по положительному фронту тактового сигнала СLK при наличии напряжения инз-

кого уровия на входе WR «Запись» или при поступлении сигнала и управления записью с блож управления селующим адресм. Для и невоторых микрокомана регистр адреса может выполнять функцию сестичика, содержимое которого уменьшается на единицу по каждому положительному фронту тактового сегнала. При этом на входе WR полжий обыть установлень дапизательной действу становать при втом на входе WR полжий обыть установлены дапизательной развительного утомого.

Стек, состоящий из указателя стека, накопителя стека и схемы записи/считывания, предназначен для хранения адреса микрокоманлы и обеспечивает перехол с возвратом при выполнении микропрограммы. Изменение указателя стека, представляющего собой реверсивный счетчик, и запись в один из пяти 12-разрядных регистров, составляющих накопитель стека, происходит по положительному фронту сигнала С.К. Управление работой стека осуществляется сигналами, вырабатываемыми блоком управления следующим адресом. Указатель стека определяет регистр накопителя стека, содержащий информацию, записанную в стек последней. При записи в стек содержимое указателя стека увеличивается на 1, при считывании уменьшается на 1. Схема позволяет осуществлять любую последовательность микрониструкций для обращения к стеку. При переходе указателя стека в состояние «5» на выходе FL «Стек заполнен» формируется инзкий уровень напряжения. При записи в заполненный стек состояние указателя стека не изменяется, происходит запись в тот же регистр накопителя стека, который определен его указателем.


Счетчик микрокоманд, включающий регистр счетчика микрокоманд и схему приращения, предиазначен для преобразования и брайения адреса, поступающего с выхода блока выбора адреса.

Таблица 3.54

виков г						
Номер вывода	Обозначение	Назначение				
84, 86, 38, 40, 2, 4, 17, 19,	D0-D11	Входная шниа адреса				
21, 23, 25, 27 83, 35, 37, 39, 1, 3, 18, 20,	Y0—Y11	Выходная шина адреса				
22, 24, 26, 28 12, 11, 9, 8 5 6	MNS0MNS3 VE PE	Микрокоманда Разрешение источника адреса Разрешение нсточинка микро-				
7	ME	команд Разрешение дешифратора ко- манд				
10	Ucc	+5 B				
13	CCE	Разрешение условия Вход условия				
15	WR	Запись				
16	FL	Стек заполнен				
29 30	EY GND	Разрешение выходов Общий				
31	CLK	Тактовый сигнал				
32	CI	Вход переноса				

Управление счеткиюм міякрокоманд осуществляется сигналом СІ, причем, сели СІ—0, адрес с болок выбора дареса передлегся веко-дифицированным и по следующем (сигналу СІК будет выполняться та же микромованда. Если СІ—1, то в счетием винкрокоманда по положительному фронту сигнала вка колос СІК запишется адрес, предамання 
#### 3.7.6. Микросхема КМ1804ИР1

Микроскема КМІВОИРІ представляет собой 4-разрядный репер, предвавляенный для зависе и храдения информации. Структурива скема регистра представлена на рис. 3.50. Регистр состоит вы ченърех туриелов, информации в выходе состоящене «Выключено». Запись виформации в регистр производится с информацинамих възходе DD—D3 по положительному формиту тактового сигнала СLK Информация, записаниява в регистр, считывается инбо с в драмих выходов сругиельные с буре у существение инмиго управил при напряжения высодов с буре у существение инмиго управил при напряжения высодов с учитывается в состоящи «Выключено». Назначение выводов КМІВОИРІ приводено в табо. 3.55.



Рнс. 3.50. Структурная схема КМ1804ИР1

Рнс. 3,51. Функциональная схема KM1804BP1

Номер вывода Обозначение		Назначение		
1, 4, 12, 15 2, 5, 11, 14 3, 6, 10, 13 7 8 9	D0—D3 Q0—Q3 Y0—Y3 EY GND CLK Uce	Входная шина данных Выходная шина Q Выходная шина Y Разрешение выходов Y Общий Тактовый сигнал +5 В		

#### 3.7.7. Микросхема КМ1804ВР1

Микроскема КМ1804ВР1 представляет собой схему ускоренного переноса и позволяет организовать паральельные вени переноса в процессоре разрадностью до 20. Функциональная схем КИ1804ВР1 представляем за рыс. 35.1 На микросхему поступают до четырес пар сигналов распространения и тенерации переноса РО—78. Осман ускореного переноса ФО—80 и сигнала входиюто переноса СС схема ускоренного переноса ФО—80 и сигнала в соответствии со следующими уравнениями:

P = P0 + P1 + P2 + P3;G = P3G3 + P2G2G3 + P1G1G2G3 + G0G1G2G3;

> $CX = \overline{C}IGO + POGO;$  $CY = \overline{C}IGOGI + POGOGI + PIGI;$

CZ = CIGOGIG2 + POGOGIG2 + PIGIG2 + P2G2. Назначение выволов КМ1804ВР1 понвелено в табл. 3.56.

Таблица 3.56

Номер вывода	Обозначение	Назначёние
4, 2, 15, 6 3, 1, 14, 5 7, 10 8 12, 11, 9	P0—P3 G0—G3 P, G GND CX, CY, CZ CI Uce	Входы распространення пере- носа Входы генерации переноса Входы генерации переноса Выходы распространения, гене- рации переноса Общий Выходы переноса младшей, средней и старшей групп Вход переноса +5 В

#### 3.7.8. Микросхема КМ1804ВР2

Микроскема КМ1804ВР2 представляет собой схему управления состоящем и сърягами и предлазначена для работы в соглае блюсостоящем и сърягами не предлазначена для работы в соглае блюсо обработку данных. Микроскема производит обработку приявижом состояния, поступновит на для съем 4-разрадным словом состояния, так и над каждым битом в отделжити, формурет сигнал переноса, выбирае его ыс семи источняком; организует 32 варваята сдвага (арифметический, отический, цикамический, одижарной и двойной дляны и т. д.); авполявет 16 операций по формированно сигнала условия. Структурная схема КМ1804ВР2 представлена в рис. 352.

Прывням состояния микропровесорного устройства Z 4Нум». С «Перевос», N «Знак» н О/ «Перевольение» поступают соответственно на входную швиу IZ, IC, IN, IOV. Их хравение н обработка осуществляются на 4-разрадиам рениграм N и М. построенных автритерах D-гипа. Запись недорамания в регистрам N и М происходит ответственной на комас W при и W м М «Пом происходит ответственной на комас W RN» и W RM «Запись в регистрам N и М»

напряжения низкого уровня.

Информация в регистр N поступает через мультиплексор регистра N. В зависимост но ткола микрокомалы, поступившего на входы МNSO—MNSS, в регистр N может быть записава виформация с вход-мой шшим призамов осстоямия виж с выходов регистра М, а также могут быть записавы все «1». Операция, выполняемые регистром N, делятся на: поразрадные, когда в любой вы разрадов производится записа «0» или «1»; регистровые, когда операция осуществляется над всем сложом; операция запики, при выполняемы готорых запись призамов осстояния с входной шины I в регистр N производится лябо непосредственно, лябо с модериация существляется набо непосредственно, лябо с модериация деля например

с инверсией признака переноса.

Информация в регистр М поступает через мультиплексор регистра М и может быть записана с входной шины признаков состояния. или с двунаправленных выводов признаков состояния У, или с выходов регистра N. Кроме того, в каждый из разрядов регистра М может быть записан «0» или «1». Так же как и регистр N, регистр М позволяет выполнять поразрядные операции, регистровые и запись в регистр М с входной шины признаков состояния. Управление регистровыми операциями и операциями записи осуществляется сигналами, подаваемыми на входы MNS0-MNS3 «Микрокоманда». Поразрядные операции выполняются с помощью сигиалов разрешения записн EZ, EC, EN, EOV. В зависимости от значения входов MNS4, MNS5 содержимое регистра М или N, или входной шины признаков состояния через мультиплексор поступает в буфер признаков состояния и блок проверки условий. Буфер признаков состояния при наличии на вхоле EY «Разрешение выхолов У» напряжения инзкого уровня выдает признаки на двунаправленную шину Ү. При поступлении на вход ЕУ напряжения высокого уровня или напряжения низкого уровня на входы MNSO-MNS5 выходы буфера признаков состояния устанавливаются в состояние «Выключено», а шина Y переключается в режим приема признаков.

Блок проверки условий выполияет до 16 операций над данными, поступившими с мультиплексора признаков состояния, и формирует сигнал условия, который при наличин на входе ECC «Разре-




Рис. 3.52. Структурная схема КМ1804ВР2

шение выхода СС» напряжения инзкого уровня выдается на вывод СС «Условне» прямым или инверсным кодом. Влок управления переносом осуществляет формирование выход-

ного переноса СО от семи различных источнков переноса в зависимости от значения управляющих сигиалов, полавлемых из вхолы

MNS0-MNS3, MNS5, MNS11, MNS12.

Блок управления слангами в зависимости от влачения управляющих сигильно на вколах и MNSS—MNSIO формирует 32 влан слангов. Направление сданга определяется входом МNSIO. При высоком уровне папражения на клос мNSIO выполняются сданти влеео, при иняком — вправо. Выводы РГО, РГЗ, РОО, РОЗ — двунаправления в в зависимостя от выполняемого вяда сваята могту использоваться в качестве входов или выходов. В последием случае возможна установка выходов в остотняете «Выключено», ото обеспечивается подачей на вход ЕS «Разрешение выходов сдвига» напряжения высокого уровяя.

Номер вывода	Обозначение	Назначение		
9, 12, 14, 16 8, 11, 13, 15 32, 31, 21, 6-3, 18, 19, 21, 6-3, 10, 7 20, 24 24 24 26 27 33-36 37	IZ, IC, IN, IOV EZ, EC, EN, EOV YZ, YC, YN, YOV WRN, WRM U	Признаки состояния Разрешение записи призна- ков состояния Выходы признаков состоя Микрокоманда Запись в регистры N и М + 5 В запись в запись в Выход перевоса Выход перевоса Разрешение выходо СС Условів Ободы / выходы сдвига Разрешение выходо сдви- га		

Влок управлення представляет собой комбинационную схему, которая в соответствии с кодом поступнашей микрокоманды MNSO2 МNS12 формирует сигналы, управляющие различными узлами микроскемы. Назначение выводов КМ1804ВР2 принедено в табл. 3.57.


## 3.7.9. Микросхема КМ1804ВА1

Микросхема КМ1804ВА1 представляет собой 4-разрядный канальный прнемопередатчик, предиазначенный для применения в микропропессорных системах в качестве буферного устройства для приема, хранения и передачи информации. Структурная схема КМ1804ВА1 преставляем на вис 3.53.

В состав передатчика вкодят: мультивлексор входимх данимх, регистр передатчика в каходиой буфер передатчика. Входиме данные, подаваемые на шину D4 лан DB, черев мультивлексор входимаданимх, управляемый сигналом SED, поступают в-регистр передатчика. Пон инжом уровие на являемения на входе SED производител

передача данных с шины DA, при высоком — с шины DB.

Регистр передатчика представляет собой 4-разрадный регистр, выполненный на тритгерах D-липа, с записью информации по положительному фронту тактового сигнала СLК. Информации из регистра ра передатчика wepes выходиой буфер, правляемый сигнаюм ЕВ ВЗ. Выходной буфер имеет выходы с открытым коллектором и осупеставлет передачу информации при выяличи на входе ЕВ напря-



Рнс. 3.53. Структурная схема КМ1804ВА1

ження высокого уровня. Приемник микросхемы КМ1804ВА1 состоит из 4-разрядного регистра, выполненного на D-триггерах типа «Защелка», н выходного буфера прнемника, имеющего на выходе состояние «Выключено». Управление приемом и хранением ниформаини, поступающей в регисто приемника по лвунаправленной щине В. осуществляется сигналом EWR «Разрешение записи». При инэком уровне сигнала EWR информация с выводов ВО-ВЗ через регистр приемника и его выходной буфер передается на выходы DR0-DR3. При высоком уровне сигнала EWR информация, поступившая на шиву В. запоминается в регистре приемника и хранится в течение всего времени, пока на выволе EWR присутствует сигнал высокого уровня. Управление выходным буфером приемника осуществляется сигналом EDR «Разрешение шины DR». При подаче на вход EDR напряження высокого уровня выходы DR устанавливаются в состояние «Выключено». Передача информации с шин DA и DB на В и с шины В на DR осуществляется с инверсией, Назначение выводов КМ 1804ВА1 приведено в табл. 3.58.

Таблица 3.58

Номер вывода	Обозначение	Назначение		
1 2, 10, 14, 22 3, 9, 15, 21 4, 8, 16, 20 5, 7, 17, 19 6, 18	EWR DR0-DR3 DB0-DB3 DA0-DA3 B0-B3	Разрешенне записи в приемник Выходная шина Данных В Входная шина данных А Шина ввода/вывода информации Общий		
11 12 13 23 24	EB EDR SED CLK Ucc	Разрешенне шины В Разрешение шины DR Выбор входных данных Тактовый сигнал +5 В		

## 3.7.10. Микросхема КМ1804ВА2

Микросхема КМ1804ВА2 представляет собой 4-разрядный канальный приемопередатчик и выполняет те же функции в микропропессорных системах, что и микросхема КМ1804ВА1. Структуриая

цессорных системах, что и микросхема КМ схема КМ 1804ВА2 представлена на рис. 3.54.

Микросхема КМ1804ВА2 в отлячие от микросхемы КМ1804ВА1 мнеет ому шину молямы даникы П А и скму генераций бята коитроля четности. В зависимости от режими работы приемопередателись определяемого остоянеми входа ЕВ «Разрешение шины В», схеме генерация бита коитроля четности всердает на выход М2 «Приявых» сумму по пои 2 жодым ситиалов речистра перепатика (при ЕВ—0) яли сумму по пои 2 жодым ситиалов речистра перепатика (при ЕВ—1) в остального работе микроскемы КМ1804ВА2 приведено в таба. 3,50 г. таба. 3,5

Таблица 3.59

Номер вывода	Обозначение	Назначение
1 2, 8, 12, 18 3, 7, 13, 17 4, 6, 14, 16	EWR DR0—DR3 DA0—DA3 B0—B3	Разрешение записи в приемник Выходная шниа DR Входная шниа данных А Шниа ввода/вывода информалии
5, 15	GND ·	Общий В
11 10	EDR M2	Разрешение шины DR Признак
19 20	CLK	Тактовый сигнал +5 В




Рис. 3.54. Структурная схема КМ1804ВА2

#### 3.7.11. Mukpockewa KM1804BA3

Микроскема КМІВОФВА представляет собой 4-разрядный присмопредатини, редвазначенный для применения а микропоцессорных системах в качестве буферного устройства для приема, хранняя и передати неформация. Структурная ссема КМІВОФВАЗ представлена на ряс. 355. Микроскема состоит на 4-разрядного передатиках и 4-разрядного приеминка. Водолича данных, управляемый ситвалом ЕВО, поступают в ренегся предатинка. При нажом уровие напряжения на входе SED производится передача данных с шижи рАл при выкомом — с шики DB.

Регистр передативка выполнен на триггерах D-гила, авпись ниформация в которые осуществляется по положительному фонту тактового сигнала СЦК Выходы D-григгеров через буферы, вмеющые состояние «Выключено», подосвидения к друживарывенной пине В. Перевод выходиых буферов передатчика в состояние «Выключено» осуществляется при поступления в вод ЕВ «Равошение

шины В» сигнала высокого уровия.

Регистр приемника выполнен на четырех D-тритгерах гипа сфашелка» и осуществляет по сигналу ЕWR «Гаварешение авписа» прием и транение информация, поступающей по димаправленной цинне В. При ником уровне сигнала ЕWR информация с выводов В передается на выходы DR, при высоком уровне сигнала ЕWR информация, поступнация на выводы В, запомняется на D-тритгерах острует сигная высокого уровня. Передача информации с цин DA и DB на шиму В и с шимя В на шиму DR происходит с инве DA

Микроскема КМ1804ВАЗ содержит скему генерации бита коитроля четности. В зависимости от режима работы приемопередатчика, определяемого состоянем входа ЕВ, схема генерации бита коитроля четности передает на въход М2 сумму по m04 2 въходных ситалоля регистра передатчика (при ЕВ=0) или сумму по m04 2 въходных ситалол приемикра (при ЕВ=1). Навижене възнолос КМ1804ВАЗ.

приведено в табл. 3.60.




Рис. 3.55. Структурная схема КМ1804ВАЗ

Номер вывода	Обозначение	Назначение		
2, 10, 14, 22 3, 9, 15, 21 4, 8, 16, 20 5, 7, 17, 19 6, 18 11 12 13 -23 24	EWR DR0-DR3 DB0-DB3 DB0-DB3 DA0-DA3 B0-B3 GND EB M2 SED CLK Uce	Разрешение записи в приемник Выходияя шина DR Входияя шина В Входияя шина данных В Входияя шина данных А Пінна выод-умнода киформа- Общий Разрешение шины В Признак Выбор входиых данных Тактовый ситнал 4-5 В		

#### 3.7.12. Микросхема КМ1804ИР2

Микроском КМ 1804 ИР2 представляет собой 8-разрядный паралленымі регистр и предназначена для работы в составе блюко обработки данных цифровых вычислительных устройств. Микроскма позволяет осуществлять; запись информации, храмение и региерацию; установку в 6% всех разрядов регистра. Структурняя скаме




Рис. 3.56. Структурная схема КМ1804ИР2

КМ1804ИР2 представлена на рис. 3.56. Регистр состоит из восьми триггеров D-типа с соответствующими схемами управления и восьми выходных буферов, имеющих на выходе состояние «Выключено», Запись информации, поступающей на входы D0—D7, осуществляется по положительному фронту тактового сигнала С.К при наличии сигнала инзкого уровня на входе EWR «Разрешение записи» и сигнала высокого удовня на входе RESET «Установка». Установка регистра в состояние «О» производится подачей на вход RESET сигнада инзкого уровня независимо от состояния других входов микросхемы, Хранение и регенерация информации осуществляются при наличии на входе EWR сигнала высокого уровня. Записанная информация через выходные буферы передается на выводы DY0-DY7 при налични на входе EDY «Разрешение выходов DY» сигнада низкого уровия. Перевод выводов DY0-DY7 в состоянии «Выключено» не изменяет записанной информации и осуществляется подачей на вход EDY сигнала высокого уровня, Назначение выводов KM1804ИР2 приведено в табл. 3.61.

Таблица 3.61

Номер вывода	Обозначение	Назначение		
2, 5, 6, 9, 12, 15, 16, 19 3, 4, 7, 8, 13, 14, 17, 18 10 11 20 21 22	RESET DY0-DY7 D0-D7 CLK GND EDY EWR Ucc	Установка Шина выходных данных Шина входных данных Тактовый сигиал Общий Разрешение выходов DY Разрешение записи +5 В		

# 3.7.13. Микросхема КМ1804ИР3

Микросхема КМ1804ИРЗ представляет собой 8-разрядный параллельный двунаправленный регистр и предлазначена для использования в качестве парадлельного порта данных. Структурная схема

КМ 1804 ИРЗ представлена на рис. 3.57.

Регистр А служит для передачи информации в шини DAO—DA7 на шину DBO—DB7, регистр В передате информацию в обратном направления. Каждый из регистров имеет свой флаговый григер РГА, ГЕА. При передаче информации в шини DAO—DA7 на шилу РГА, рГЕА. При передаче информации в шини DAO—DA7 на шилу свыточено подачей из вход ЕВ «Разрешение выходов DBS ситала высокого уровия. Подачей положительного перепара сигнала виского уровия. Подачей положительного перепара сигнала виского уровия. Подачей положительного предарагенныма очистка флагового трингера FLA.

При наличии сигнала инзкого уровня на входе EWRA информация с шины DA0-DA7 по положительному фронту тактового сигна-




Рис. 3.57. Структурная схема КМ1804ИРЗ

ла СLKA записывается в регистр А. При этом тритгер FLA устанавливается в состояние «1» и на выходе FLA появляется сигнал высокого уровия. При поступлении на вход ЕА сигнала инжого уровия информация с выходов регистра А через буфер А передается на выходы DBO—DB7.

Таблица 3.62

Номер вывода	Обозначение	Назначение		
26-28, 1-3,	DA0—DA7	Шина ввода/вывода даниых А		
18—13, 10, 9 5 8	DB0-DB7 RFLB FLB Ucc	Шина ввода/вывода данных В Установка триггера FLB Выход триггера FLB +5 B		
11 12 19 20	FLA RFLA EB CLKA	Выход триггера FLA Установка триггера FLA Разрешение выходов DB Синхроинзация записи в ре-		
21	EWRA	гистр A Разрешение записи в регистр А		
22 23	GND EWRB	Общий Разрешение записи в регистр В		
24	CLKB	Синхронизация записи в регистр В		
25	EA	Разрешение выходов DA		

При подаче на вход EWRA сигнала высокого уровня регистр А переводится в режим хранения. При переваче информации с шним DBO—DB7 на шиму DAO—DA7 выходий буфер А должен быть переведен в состояние «Выключено» подачей на вход EA «Разрешение выходов DAA сигнала выхокого уровня.

вихолов DA с игнала высокого уровия.

Функционирование регистра В, тритгера флага FLB и буфера В происходит аналогично функционированию регистра А, тритгера флага FLA и буфера А при подаче соответствующих сигналов. Назначение выволов Ки 1804/192 понвелено в таба. 362.

## 3.7.14. Микросхема КМ1804ГГ1

Микросхема КМ1804ГГ1 представляет собой генератор тактовых импульсов (ГТИ) с микропрограммным управлением и предназначена для тактирования различных узлов устройств обработки данных, построенных на базе МПК серин КМ1804, Структурдая схе-


ма ГТИ представлена на рис. 3.58.

Генератор опорной частоти представляет собой инвертирующий усилитель, который с помощью минимального числа внеших заментов может быть кипользован в качестве кварцевого генераторы. Цстенераторы али формирователя для внешието тактового синтала, поступающего на вход FCI. Внешние элементы подключаются к выводам FCI, FCZ. Выходной синтал генератора опорной частоты поступает на регистр управления состоянием и через выходной буфер на вымол. Е

переводится в режим хранения.

Влок догінки управлення состолинем представляет собой совокуппость комбинационных семь, которые на основання ниформация о заданном режиме работы и о текущем состояния ПТИ формируют раз управлення состоянням Режистр управления состояния состояния на инстит D-тритеров, запись информация в которые происходит по на шести D-тритеров, запись информация в которые происходит по которые чрез выходной буфер поступают и выводы об 1—40-И, В закоторые чрез выходной буфер поступают из выводы об 1—40-И, В заста выходной буфер поступают и выводы об 1—40-И, В заста синалов с пооружения выходной буфер поступают и выводы об 1—40-И, В заста синалов с пооружения высодной расписания выходных синалов с пооружения высодных соста с пооружения высодных с пооружения высод

Влоку луравления режимами обеспечивают четыре режима расты ГТН; добота, приставложа, пошатовый режим и ожидание, которые задаются при определенных сочетаниях входимх управляющих сигальо. При поступления на вход START сигалал выхого так, при обратном сочетания этих сигалов — режим «Присстанов». Пристановка произкодить в первой кап последней части микро-



Рнс. 3,58, Структурная схема КМ1804ГГ1

Таблица 3.63

Номер вывода	Обозначение	Назначение			
1	GND	Общий			
2	RDY	Готов			
3—5 6—9	CO1-CO3	Управление длительностью фа:			
69	Φ1-Φ4	Фаза			
10, 11	COS1, COS0	Управление шаговым режимом			
12	GND GN	Общий опорного генератора			
13	Ucc GN	+5 В опорного генератора			
14	F	Выход генератора опорной ча			
15, 16	FC2, FC1	Выводы для подключення квар цевого резонатора			
17	cos	Управление выходами в режи			
	11117	ме «Останов»			
18	HALT	Останов			
19 20	START	Пуск			
20	ROWAIT	Ожнданне			
21	RESET	Запрос ожндання Установка			
23	EWAIT				
24	Uce	Разрешение ожидания +5 В			
24	Ucc	TO D			

цикла в момент времени, определяемый управляющим сигналом СОS. В режиме «Приостановка» управляющими сигнальни СОS и СОSI обеспечивается прохождение одного микроцикла—пошаговый режим. Режим «Ожидание» оснотит в рестативании микроцикла и служит для синхроизвания центрального процессора с другими, боле медленными устройствания высислительной системы. Инципация режима работы ГП осуществляется сигналом на выводе WAIT «Ометаний» в простативается сигналом на выполняется режим «Работа», при въвления выполняется выполняется режим «Работа», при въвления выполняется на сигналом на пределения пристативается режим «Ожидание», при выполняется на пристативается режим «Ожидание», при выполняется на пристативается на пристативае

#### 3.7,15. Микросхема КМ1804ВН1

Микросхема КМ1804ВН1 представляет собой микропрограммыруемый контроллер векторного преравания, который предизаначен для приоритетной обработки запросов прерывания, поступающих по восыми линима от различимы, устройств микропропессорной системы. В предоставляет при предиставления образовать предоставляет предоставляет предоставляет предиставляет предизания с любым числом уровней, кратими воська приоритетного прерывания с любым числом уровней, кратими воська

Микросхема КМ1804ВН1 допускает установку порога приоритета, при этом обрабатываются только те запросы прерывания, которые имеют приорятет выше установленного порога. Микросхема позволяет осуществлять маскирование отдельных запросов прерывания, что ускоряет реакцию системы на срочные запросы. Структурияя схе-


ма КМ1804ВН1 представлена на срочные

Восьміразрадний регистр прерывания (РП) служит для запоминняния запросов прерывания, поступающих на входы 180—187 в виде отрищательных импульсов или сигналов изкого уровия. При наличин на входе СОЗ «Управление режимом сигнала изкого уровия РП щих в виде отрицательных импульсов. При высоком уровие напряжения на входе СОЗ РП реагирует на запросы прерывания, поступаюлющие в виде отрицательных импульсов. При высоком уровие напряжения на входе СОЗ РП реагирует на запросы прерываний, поступающие в виде сигналов изкого уровия. Очастка изжорого разряда РП осуществляется индивидуальным сигналом, вырабатываемым сехомой очисткия этого регистра.

ном входе прерывания.

Шифратор приоритета формирует двоично-кодированный вектор прерывания, казывающий векамскированный запрог прерывания с высшим приоритетом. Трехразрядный вектор прерывания чере обреференторы, имеющий на выкодирую шину VEO—VEC. Одновременно вектор преры при выкодирую шину VEO—VEC. Одновременно вектор предыства регистр вектор и менежение для очекты РП.

Трехразрядный регистр состояния определяет иизший приоритет, при котором запрос прерывания будет разрешен. Двунаправлен-



ные выводы SA0—SA2 служат как для загрузки, так и для чтення регистра состояния. При выполнении определенных микрокоманд в регистр состояния записывается текущий вектор приоритета, ин-крементированный на единиту с помощью стемы никрементора.

Скема сравнения сигнализирует о том, что вектор прермании с больше или равен содержимому регитра состояния. Формировательсигиала прермания вырабативает сигнал INT «Прермание», на основании которого центральный процессор останализает выполнение текущей программи в вызывает программу обслуживания прермании. Кроме того, формирователь сигнала прерманания вырабате сигнания. Кроме того, формирователь сигнала прерманания вырабате сигнароская. КМІ біліні простам сигнализи предменять простам КМІ біліні простам кМІ біліні простам сигнаризи пределения пределения простам сигнаризи п

Дешифратор микрокоманд в соответствии с кодом микрокомандим мNSO—MNS3 вырабатывает управляющие сипталы для всех функциональных узлов микросхемы. Вымолнение микрокоманды осуществляется при подаче на вход EMNS сипчала низкого уровия. Назвачение вывлодов КМ1804BHI попявленем о табл. 3.64.

Таблица 3.64

1401114					
Номер вывода	Обозначение	Назна чение			
35, 37, 39, 1 26, 24, 22, 20 36, 38, 40, 2, 1 28, 25, 25, 21, 1 28, 31, 1 31, 1 31, 1 4 5, 6 7, 8 9, 10 10 11, 15 10 11, 15 11,	IR0—IR7 OR0—OR7 MNS0—MNS3 SA0—SA2 VFCO—VECS CI CI EWRSA DEIR DES, DEP INT OV CO CO COS CLK GLM SNNS	Запросы прерывания Вхол/выход маскирующей шным Микрокоманда Вхол/выход шины состояния Всигор прерыжания Вхол/выход шины состояния Всигор прерыжания Вход преняоса Вход переноса Вход переноса Вход переноса Вход переноса прерыжания Выходы решение Выход переноса пере			
-					

## 3.7.16. Микросхема КМ1804ВРЗ

Микросхема КМ1804ВРЗ представляет собой расширитель приоритетного прерывания и предназиачена для совместной работы со схемой КМ1804ВН1 для увеличения числа запросов при построении миогоразрядных блоков прерывания микро




Рис. 3.60. Структурная схема КМ1804ВРЗ

Микросхема КМ1804ВРЗ позволяет обрабатывать сигналы, поступающие от восьми схем векторного прерывания КМ1804ВН1, что обеспечивает 64 уюовия превывания, а также устаналивает порядок

очерелности их прохождения.

Структурная скема КМІВО4ВРЗ прасставленя на рис. 36.0 Расширитель приронгенного перемавния представляет собой управляемый шифратор, осуществажощий кодярование восьми входиых ситналов DQ—DT в соответствующий домунный код, вымавлемый на выходы YQ—YQ. Управление шифратором соуществляется сигналом ЕЕХІ, при низком уровие которого разрешенется работа шифратора. На выходе ЕЕХЗ «Выход расширения» формируется сигнал кизкого степни сигнало визкого уровия на входах DQ—DT. Сигнал ЕЕХЗ используется для разрешения работы скемы с инзшим приоритетом при построении многораврадных устройств обработки прерываний.

Таблица 3.65

EY1	EY2	EY3	EY4	£¥5	YO	YI	Y2
1 - 0 X X X X X X	1 X 0 X X X	0 X X 1 X	0 X X X X 1	0 X X X X 1	Z Z Z Z Z Z	Разрешено	Z Z Z Z Z

Примечатиие. 1— сигнал высокого уровня; 0— сигнал инзкого уровня; Z— состояние «Выключено»; X— состояние безразлично. Выходы шифратора подключаются к выходам Y0—Y2 через выходные буферы, имеющие на выходе состоявие «Выключено». Управление выходымы буферамы соуществляется сигналом, который формируется скемой разрешения выхода, в соответствии с табл. 3.65. Называение выклоде & MIROAPP3 пливелено в табл. 3.66.

Таблица 3.66

Номер вывода	Обозна чение	<b>Важачение</b>
18, 15—17, 1—4	D0-D7	Вход расширителя
12, 13, 11, 9, 14	EY1-EY5	Разрешение выходов Y
8—6	Y0-Y2	Выход расширителя
5	EEX1	Управление шифратором
10	GND	Общий
19	EEX2	Выход расширения
20	Uce	+5 В

#### 3.7.17. Микросхема КМ1804ВУ5

Микросхема КМ1804ВУБ представляет собой 4-разрядную микроприссорную секцию, предвазначенную для формирования и обработки адресов как на машиниюм (адресов комман и операндов оперативной памяти). Микросхема имеет воможность или микропрограммной уровне (адресания микропрограммной памяти). Микросхема имеет воможность или микропрограммной памяти). Микросхема имеет воможность или микропрограммной памяти). Микросхема имеет воможность или микропрограммной стареса или микропрограммной памяти. В микросхема имеет воможность или памяти пам

Сумматор формирует сумму операвдов, поступающих на его входы с коммутаторов А и В. Результат суммирования через буфер адреса, управляемый сигналом EDY «Разрешение выходов DУ», поступает на выходную шину DV0—DV3. При подаче на вход EDV сигнала выскоого уровия выходы DV0—DV3 устанавливаются в со-

стояние «Выключено».

Коммутатор А позволяет выбрать в качестве операвда А содервтимое регистра адреса, нат неформацию с швин D, пли угль. Коммутатор В позволяет выбрать в качестве операвда В содержимое регистра адреса, дня системна адресов, вый стема или уль. Надичие входного сигнала переноса CISM, а также выходных сигналов переноса COSM, GSM, PSM позволяет соединить сумматоры микроскек КМ180/ВЭБ как по скеме с последовательным переносом, так и по схеме с усхоренным переносом.

Счетчик адресов состойт из никрементора и 4-разрядного регистра, выполненного на D-тритерал. Информация, поступающая с выхода никрементора, записывается в D-тритеры по положительному фронту тактового ситнала СLK, в коице выполнения каждой микрокоманды формирования адреса. Запись в счетчик через ком-




Рис. 3.61. Структурная схема КМ1804ВУБ

мутатор счетчика адресов осуществляется из сумматора вли счетчика адресов В зависимост по выполяемой викрокомалы счетчик адресов может работать в режиме хранения или в режиме записы информации. Нари работе счетчика в режиме записы ситам высокого уровия на входе СІСТ позволяет записывать в счетчик адресов информацию с выхода коммуторо, увеличенную ва единции. При изличии на входе СІСТ ситала визкого уровия информация в счетчик адресов записывается без изменения. Наличие ситалов СІСТ п СОСТ позволяет соединять счетчики адресов микросхем КМ1804ВУ5 по схеме с полождовательным перевосом.

Регистр адреса остоит из метярех D-триггеров, азинсь информации в которые осуществляется по положительному фотмут тактового сигнала СLK. Информация записывается в регистр черех комутого регистр нерез комутого регистр на пред в комутого регистр на пред в комутого регистр на пред в комутого регистра на пред в комутого достоительного пред запись информация в регистр адреса осуществляется незавлению от въздилах сигналов управления МУКО—МИХ4, СС, ЕМУS. При высоком уполне сигнала и в досле ЕМУ алигов. в регистр адреса пор-

исходит только при выполнении соответствующих команд.

Стек представляет собой оперативную память с организацией Т четкрехрардяциях слов. Запись в стек черев коммутатор стека производится с шины D или со счетчика адресов. Адрес последнего слова, записамного в стек, хранится в указателе стека. При записи в стек содержимое указателя стека умеличивается на 1. при считывания— умельщается на 1. Дешифатор микрокоманд представляет собой комбинационную стему, которая на основания входима сигналов МКУВО—МКУ4. ЕММS, СС формирует урадважнощие сигналы, необходимые для работы различных узлов микросхемы. Назначение выводою КМІВО-МОВУТ приведено в табл. 367.

Таблица 3.67

Номер выводя	Обозначение	Назначение
1, 27—24 20—17 8—11 2 3 4 5 6 7	MNS0—MNS4 D0—D3 DY0—DY3 FLMAX FLMIN CICT EDY COCT CISM GSM, PSM	Мікрокоманда Шина данных Выходная шина данных Стек заполнея Стек пуст Вход переноса в счетчик Разрешение выходов DY Выход переноса из счетчика Вход переноса в счетчика Вход переноса в счетчика
13 14 15 21 22 23 28	COSM GND CLK EWR EMNS CC Uce	реноса из сумматора Выход переноса из сумматора Общий Тактовый сигнал Разрешение записи в регистр Разрешение микрокоманды Вкод условия +5 В

#### 3,7,18, Микросхема КМ1804ВЖ1

Микроскема КМ1804ВЖ1 представляет собов 16-разрядную скему обваружения и коррекцию одиночих ошисок, обваружения всех двобных, некоторых тройных, а также ошибок внад асе еб» и все с1», возникающих при записия, дэвлении и считывания двиных из ЗУ. Предусмотрена возможность использования нескольких схем КМ1804ВЖ1 с целью обрабоктия 32 и 64-разрядных масенивов данных. Структурияя схема КМ1804ВЖ1 представлена на рис, 362. Данные по 16-разрядной дружариваельной шине DD—D15 запи-

даниме по по-разрядном двужаправлениюм швие D0—D10 зависываются в речетстры входика даники РD0 и PD1. Управление осуществяляется енгналом EWRI «Разрешение записи». При наличий сигнала выхокого уровия на входе EWRI состояние регистров PD0, PD1 определяется сигналами, подавлечьми из входы D0—D15; при поступления на вход EWRI сигнала изкосто увовия сохраняется пре-

дыдущее состояние PD0 и PD1.

Контрольные биты по 7-разращой шине СВО—СВ6 записмаярогся в регист контрольных бит ГРКБ.) Управление осуществляется сигмалом ЕWR аналогично регистрам РОВ, РОІ. С помощью сигнала ЕКО «Разрешение генерации контрольных бит» задается режим работы генератора контрольных бит (ГКБ). При некком уровие сигмала ЕКО «генератор фомирует контрольных биты за сответствии с модифицированным кодом Хэмминга для данных, находящихся в РОІ и РОІ.

Если оба набора контрольных бит одинаковы, т. е. ошибка отсустезует, то на выходах контрольных бит и призважов SCO—SG6 устанавливается инжий уровень выпражения. При наличии ошибки на одиом нан нескольких ваходах контрольных бит и призважов устанавается сигиал высокого уровия. В результате дешифрации призваков ошибки определяется кратисть ошибки, а при одиночной

ошноке — положение неисправного бита в слове данных.

Скема обиаружения ощибок дешифрирует биты призивков ощибен, вырабатываемие генератором призивков ощибки ГПО), и информацию о видах ощибок выдает на выводы ЕЯК «Одиночная ощибка» и МКR «Миогокративая ощибка». Управление осуществляется сигиалом ЕОМ. При инзком уровие сигнала ЕОМ на выводах ЕКК и МКR уставальнаются сигнала высокого урованя. При высокого урованя уставальнаются сигнала высокого урованя уставальнаются сигнала высокого урованя уставальнаются при высокого урованя уставальнаются при выпора ЕКК уставальнаются на мыкай уровень. При наличии двух и более ошибок нижий уровень устанавливается и на выходе МКR.

Пешифрагор одночной ошибки на основании бит признаков ошибки, вырабатываемых ГПО, в внутренног сигалат ягил ошибки определяет разряд данных, в котором допущена однократная ошибки, и преобразует 7-разрядный код признаков ошибки в 16-разрядный код, который подвется на схему коррекции ошибки СКО). Дешифрация Одночной ошибки съществлется при налигия сигалаю высократной ошибки существлется при налигия сигалаю высократной описка существления при налигия сигалаю высократной описка существления при налигия сигалам выкод МЯК устанавлявается в сотстояме высокого уровях.

Схема коррекции ошибки принимает с PDO и PD1 16-разрядный формат данных и с дешифратора одиночной ошибки 16-разрядный дешифрированный код местоположения ошибки. При наличии оди-

Рис. 3.62. Структурная схема КМ1804ВЖ1

новыной ошибик СКО корректирует один невервый бит данных путем инвертирования его значения. Схорректированные данных автумкакотка в регистры выходных данных и затем могут быть выдани на 
бразарядную двизариваеми компромых DM-DIS. При обнаруконка в одного компромых образариваеми об 
водит коррекцию контрольных бит. Уза коррекция существляется 
в режиме генерации контрольных бит. Который устанавливается повыей визаких торовней на контрольных бит. Который устанавливается повыей визаких торовней на контрольных бит. Который устанавливается повыей визаких торовней на контрольных бит, который устанавливается повыей визаких торовней на контрольных бит, который устанавливается по-

Регистр выходимых, давных, байт о (РВО) и регистр выходимых дайт (РВ1) используются для кранения регистрата операции коррекции дляных, Запись данных в РВО и РВ1 осуществляется СКО при надлении на коме в РШО о РЭВопением записи выходимых данных сигнала высокого уровия. При низком уровие на входе ЕWЮ о регистративное состояние, Данных с РВО и РВ1 могут быть выдавы на двумаправленную 16-разряцую шняу данных подтмоение выходо РВО и РВ1 и инше депных осуществляется при надвичин на входах ЕВО и ЕВ1 «Разрешение выход байта» (с. байта 1ь сигналов изкодо тоовня.

вахода овита у свита те сигвалов изакого уровия.

Регистр режима днагностики (РРД) служит для хранения контрольных бит и формирования необходимых сигналов управления в диагностических режимах. Запись в РРД осуществляется с шины панимх D—D15 при надвини Сигвала высокого уковия на входе

EW «Разрешение записи режима лиагностики».

Таблица 3.68

Номер вывода	Обозначение	Назначение
23-20, 17-11 12-9, 5-2 40, 34, 35, 37-39, 41	D0-D7 D8-D15 CB0-CB6	Ввод/вывод данных (байт 0) Ввод/вывод данных (байт 1) Контрольные биты
30, 24, 27, 28, 26, 29, 25	SC0—SC6	Выход контрольных бит
6, 19	COR EWRI, EWRO	Разрешение коррекции ошнбок Разрешение записи входных
7	EW	данных, выходных данных Разрешение записи режима лиатностики
8, 18	EBI, EBO	Разрешение выхода байта 1, байта 0
13 31	GND ESC	Общий Разрешение выходов контроль- ных бит
32 33	ERR MRR	Одиночная ошибка Многократизя ошибка
36 42	U <sub>ce</sub> EGN	+5 В Разрешение генерации конт-
43, 45, 47, 48°	MNS0-MNS4 DMO	рольных бит Микрокоманда Режим диагиостики

Устройство управления представляет собой комбинационную слему, которая на основания коламы управляющих ситиллов формирует вмутренние управляющие ситиллы, которые обеспечнают следуюшье режимы работы микросемы: значальная установки; прамая передля; спекращия комтрольных бит, обнаружение ошибки; коррекция ошибки; диатностных обнаружения ошибки; диатностных коррекция ошибки; диутреннее управление. Назначение выводов КМ1804ВЖІ приведено р з доб. 3,88.

#### 3.8. Микропроцессорный комплект серии КР1810

Микропроцессорамій комплект серин КР810 представляет собой дальнейшее развитие МІК серин КР860 и на уровне ассемблера программію содместим с этой серией. Однако он является 16-раврядням обладает благе высоким быстрофестанем в имеет рад функциональных особенностей, позволяющих строить на его основе мощные высокопроизволительные и муничительнего.

Собственно микропроцессор (микроскема КР1810ВМ86) выполнен по НМОП-теквологии, коитроллер перерываний (кикроскема КР1810ВН96А) — по лМОП-текисотив, остальные микроскемы, входящие в МПК серин КР1810, выполнены по билоприю технологии ТТЛІШ. Все микроскемы комплекта вмеют одив источник питаная + Б В-5 %, давлавом работих температур — 10.— 470 °C. Ниже призведены состав МПК серин КР1810 и основные характеристики входящих в него микроскем.

#### Пентпальное ппоцессорное истройство КР1810ВМ86

центральное процессорное устроиство КГ 10101	DINOU
Разрядность арифметического устройства Разрядность совыещенных шин адреса/данных Объем адресуемой памяти, Мбайт Число базовых комайд Число адресуемых устройств ввода/вывода Число режимов адресации	135
Число внутренних 16-разрядных регистров:	
общего назначения нидексных указателей сегментных запросов прерывания	4 2 2 4 2
Число внутренних программных запросов пре-	3
Число уровней прерывания	256
Частота тактовых сигналов, МГц	≪5
. Время выполнения комаид типа регистр-ре- гистр, мкс:	
пересылка	<0.4
сложенне	<0,6
умножение	23,6-26,6
деление	28,6—32,4 ≤2100
Потребляемая мощность, мВт	<b>≈</b> ∠100

## Генератор тактовых импульсов КР1810ГФ84

Максимальная частота входного тактового сиг-	
нала или опориого генератора, МГц	<25
Частота выходных тактовых пМОП-сигналов	F/3
Частота выходных тактовых ТТЛ-сигналов .	F/6
Потребляемая мощность, мВт	<735

#### Контроллер шины КР1810ВГ88

Число разрядов	шины со	кникотэ			3
Частота тактовь	их сигнало	в, МГц			<10
Потребляемая :	мощность,	мВт .			<1150

#### Арбитр шины КР1810ВБ89

Число разрядов шины состояния .					3
Число режимов работы					4
Число методов разрешения приоритет	2	-			3
Частота тактовых сигналов, МГи .			•-	•	<10
Потребляемая мощность, мВт					<865

### Программируемый контроллер прерываний КР1810ВН59А


Число обслужнваемых запросов прерыван	ня.	8
Разрядиость шины данных		8
Число программируемых режимов работы		3
Время выдачи сигнала «Прерывание» на	сиг-	
иал «Запрос», нс		<
Потребляемся монтисть мВт		2

Микросхемы серии KP1810 выполнены в пластмассовых кривородах типа: 2104.18-5 — КР1810ГФ84; 2140.20-1 — КР1810ВП88, КР1810ВБ89; 2121.28-5 — КР1810ВН59А; 2123.40-2 — КР1810ВМ86,

## 3.8.1. Микросхема КР1810ВМ86

Микростема КРІЗІВВМЯБ представляєт собой одиокристальный высокопрояводительный 16-разрадный микропроцессор. Система комана, микропроцессора КРІЗІВВМЯБ совместяма с системой комана, микропроцессора КРОЗВОМЯО на заякие ассемблера. Высоквя производительность микропроцессора КРІЗІВВМЯБ обеспечивается благодаря совмещения выполления операций обработки и обращения, что достигается использованием блока предварительной выборих комана;

Сообенностью микропропессора КР1810ВМ66 является возможпость работы в разу режимах минимальной и максимальном. Минимальный режим используется в системах, имеющих несложирую комфигурацию. При этом микропроцессор сам вырабативает все необходимые сигиалы управления периферийямым устройствами. Максимальный режим применяется при вспользовании микропроцессора в составе системы сложной комфитурация. В этом случае используется специальная микроскима — контрольер шини КР1810ВТ88, которая анализирует сигналыя состояния микропроцессора STO—STЗ в зависимстиот ит ка завачение сигналым



Рис, 3.63. Структурная схема КР1810ВМ86

управления периферийными устройствами. Установка минимального или максимального режима работы микропроцессора осуществляется подключением входа МN/MX соответствению к выводу U<sub>се</sub> или GND. Архитектурной особенностью микропроцессора КР1810ВМ86 яв-

ляется способность координировать вазимодействие нескомыхи пропссоров, что поволяет строить на его сонове мультивропессорими системы. В этих системах возможно применение двух типов процессоров: незавиемых, т. е. выполняющих собственный поток коммад, и вспомогательных (сопроцессоры). Сопроцессор просматривает илх скломию в выполняет их. Микрослеву КР1810ВМО можно пыних скломию в выполняет их. Микрослеву КР1810ВМО можно пыних скломию в выполняет их. Микрослеву КР1810ВМО можно пысторов ентут выстрать с пененальные процессоры выподляяваюда, обработих данных и др. (КМ1810ВМО), КМ1810ВМО?. Структурная сема КР1810ВМОВ бередстваленая ва рис. 36 м.

Арифметическо-логическое устройство выполнено на базе комбилационного Перазрядного суммотора с последовательно-парадисыным переносом и трех временных регистров для промежуточного хранения операцов в результата операции. Выход АЛУ связан с регистром признаков (РБТ), в котором происходит запоминание спецнических слобств результата эпфметических и логических операций микропропессора, разрешение прерывания, пошаговый режим. При выполнения ряда комада, в зависимостя от состоямия определенных разрядов PST возможно изменение порядка выполнения программы. Из 16 разрядов регистра признаков используется только 9. Их назначение:

0-й разряд — СГ — признак переноса:

2-й разрял — PF — признак четности, при PF=1 результат операпии четный:

4-й разрял — АЕ — признак вспомогательного перенога, исполь-

вуется командами десятичной арифметики; 6-й разрял — ZF — признак иуля, при ZF=1 результат операции равен нулю:

7-й разрял — SF — признак знака, при SF=1 результат отрица-

тельный: 8-й разрял — ТЕ — признак пошагового режима, используется

в режиме отлалки программ: 9-й разряд — IF — признак разрешения прерывания, при IF=1

пропессор реагирует на внешние маскируемые запросы прерывания; 10-й разряд - DF - признак направления, используется при выполиении операций со строками данных SI, DI;

11-й разряд - OF - признак переполнения, при OF=1 произошло переполнение.

Функцин управления выполнением команд в микропроцессоре воздожены на микропрограммное устройство управления которое лекодирует команды н вырабатывает необходимые сигналы управления.

Блок РОН состоит из восьми 16-разрядных регистров и разбит на регистры данных и индексные регистры. Регистры данных, ниогда называемые группой Н и L, отличаются от других регистров тем, что каждый регистр данных можно использовать как один 16-разрядный или два 8-разрядных регистра, поскольку их старшие и млад-шие половины адресуются отдельно. Остальные регистры блока РОН всегда применяются только как 16-разрядные регистры. Регистры данных могут участвовать без ограничения в большинстве арифметических и догических операций. Кроме того, в некоторых командах (умножение, деление, сдвиги) предполагается (неявно) использование определенных регистров, что дает выигрыш в длине команды и позволяет получать компактные, но мощные колы.

Пругая группа регистров, нногда называемая группой 1 и Р. включает два указателя (базы BP и стека SP) и два индексных регистра (источника S1 и приемника D1). Указатели и индексные регистры могут участвовать в большинстве арифметических и логических операций. Регистры SP, S1 и D1 также неявно используются в некоторых командах: операции со стеком, операции со строками.

В процессе работы микропроцессор производит обращение в память за командами и операндами. Микропроцессор КР1810ВМ86 обеспечивает адресацию до 1 Мбайт памяти. Формирование адреса команд и операндов осуществляется с помощью сумматора адреса, регистров адреса команды и операнда, сегментных регистров, Сумматор апреса произволит вычисление 20-разрядного физического алреса команл и операндов путем сдвига базового адреса сегмента, хранящегося в соответствующем сегментном регистре, и сложения его с величиной смещения, находящейся в регистре адреса. При вычисленин адреса команды используются содержимое регистра сегмента кода и регистра адреса команды, при вычислении адреса операнда содержимое регистра сегмента даиных (или дополнительного сегмента) и регистра адреса операнда.

В микропроцессоре КР1810ВМ6 выборка комаяд и их выпонение производятся паральствью, приеме для повывения производительности предусмотрена предварятельная выборка комаяд. Блок пераврительной выборки комаяд выполаен и в трех 16-разрядных или шести б-разрядных регистрах очереля комаяд, что позволяет кранить до шести байт кола комаяды. Очередь организована по принципу: «первым пришел — первым обслужали». Цестибайтав глуойка предарительной очереда комаяд мождалие удольтенорить запроска в водах комалды мастолько эффектавно, то микропропенном мати.

лема внутренией сиктронналии преобразует поступающий извие тактовый чаткая СLK в дле внепрекрывающиеся последовательност сиктронную просождения предоставления последовательностью предоставления при предоставления в какон деяться СLR высокого уконам.

Микропроцессор имеет двунаправленный, мультиплексированный канал адрес/данные, буферы которого имеют состояние «Выключем». Управление буферами осуществляется сигиалами со схемы управления циклами обмена, которая в зависимости от выпольжемой

комаиды формирует сигналы управления записью, чтением для ЗУ и УВВ, сигналы полтверждения прерывания и др.

Схема обработки запросов прерывания позволяет обрабатывать до 256 видов прерываний. Возможны прерывания трех видов: внешние, внутренние и программные. Внешине запросы прерывания поступают на входы INT «Запрос прерывания» и NMI «Немаскируе» мый запрос прерывания». По входу INT поступают маскируемые запросы, которые удовлетворяются после выполнения текущей команды при условии, если предварительно был установлен признак разрешения прерывання. Так как схема обработки запросов прерывания не запоминает маскируемый запрос, то его необходимо сохранать на входе INT до момента получення от микропроцессора сигнала INTA «Подтверждение прерывания». По входу NMI поступает иемаскируемый запрос прерывания, который запоминается и распознается независимо от состояния признака разрешения прерывания, Одиако немаскируемый запрос так же, как и маскируемый, не распознается до завершения текущей команды. К внутрениим прерываиням относятся: прерывания по переполнению INTO, по ошноке деления и пошаговый режим. При поступлении внутрениих запросов прерывания схема обработки запросов прерывания вырабатывает обший запрос прерывания. Виутренине прерывания не маскируются и обрабатываются так же, как и аппаратные, - после выполнения последнего такта команды. Программные прерывания вызываются сразу после выполнення специальной команды INT<sub>п.</sub> Тип прерывания закодирован в самой команде, поэтому необходимость в выполнении циклов полтверждення прерывання с целью получения указателя (типа прерывания) отпадает. При системном сбросе внешние маскируемые прерывания запрещаются, так как регистр признаков устанавливается в «О» и снимается прязнак разрешения прерывания.

Схема управлення доступом к магистрали в зависимости от

установленного режима работы микропроцессора (минимального жим максимального) обеспечивает разаления режими доступа к магкетрали. В минимальном режиме при поступаении от ввешиего устораства ситилал ВПО «Закат» инкропроцессор заканчивает выполнение 
текущего цикла, видает ситил Н ПОА «Полтверждение закатата, переводит в остотние «Выконучено» магистраль. АО и и управляющие 
выводы, т.е. логически отключается от магистрали, предоставляя се 
в пользование ввещиему устробству. В маскимальном режиме назначение выводов 31 и 30 переопредаелется (НПО»—ПО/ЕО, НПОА»—
—РКО/ЕП, В этом режиме макропроцессор впередает функции управ-

Таблица 3.69

Номер вывода	Обозначение	Назначение
16-2, 39	A/D0—A/D15	Канал адреса/данных
38-35	A16/ST3-	Канал адреса/состояния
1, 20	A19/ST6 GND	Обпика
17	NMI	Немаскируемый запрос прерыва-
10	**************************************	RHR
18 19	INT	Запрос прерывания Тактовый сигнал
21	CLR	Установка в начальное состояние
22	READY	Готовность
23	TEST	Проверка
24	INTA (QS1)	Подтверждение прерывания (сос-
25	STB (QS0)	тояние очереди команд) Строб адреса (состояние очереди
20	31D (400)	команд)
26	DE (STO)	Разрешение передачи данных (со-
27	OD (ID (CT))	стояние цикла канала)
21	OP/IP (STI)	Выдача/прием данных (состояние цикла канала)
28	M/10 (ST2)	Обращение к ЗУ/УВВ (состояние
		цикла канала)
29	WR (LOCK) HLDA (RO/E1)	Запись (канал занят) Подтверждение захвата (запрос/
30	HLDA (RQ/EI)	разрешение доступа к магистра-
		ди)
31	HLD (RQ/E0)	Захват (запрос/разрешение до-
32	RD	ступа к магистрали) Чтение
33	MN/MX	Управление режимом минималь-
00	Disper	ный/максимальный
34	BHE/ST7	Разрешение передачи по старшей
		половине канала адреса/данных
40	Ucc	нли состояния МП +5 В
10	Uce	T0 B

Примечание. В скобках указаны условное обозначение и назначение вывода для максимального режима работы.

лення магистралью контроллеру шни КР1810BГ88, а сам перестранвается для работы в условиях сложной мультипроцессорной системы, Назначение выводов КР1810BМ86 приведено в табл. 3.69.

#### 3.8.2. Микросхема КР1810ГФ84

Микросхема КР1810ГФ84 представляет собой генератор тактовых импульсов (ГТИ) и используется в качестве задающего устройства для микропроцессорных, комплектов на базе серви КР1810.

Структурная схема КР1810ГФ84 приведена на рнс. 3.64.

Частота поприото генератора вадется с помощью внешнего кавриевого резонатора, который подключегся к выводам XTAL1 и XTAL2. Частота опорного генератора в три раза превышает треумую тактора на выдоде С.К. Выход опорного генератора подлегся на вывод О.С.С. В качестве источника частоты в схеме ГТИ может неспользоваться как внутренный опорный генератор, тих на внешний генератор, ситиалы с которого поступают на код ЕГА. Управление остраствется ситально КТО «Выбор задеощей часточника частоты используется опорный генератор, при наличия на вход ЕГА. Ситиала высокомого уровия негочиком частоты извлечка внешный генератор, причем его частота должив в три раза превышать гребермую на выходе ястотот должив в три раза превышать гребермую на выходе ястотот должива в три раза превышать гребермую на выходе ястотот должива в три раза превышать гребермую на выходе ястотот ситиала С.К.

Делитель частотя F/3 формирует выходиме импулисы скважностью 3 с частотой, равной 1/3 частоты опорного генератора Обс или внешнего генератора EFI, которые через формирователь сигналов СLK поступают на выход СLK микросхемы и обеспечвают управление устройствами, работающими на МОП-уровиях. Делитель частоты F/2 формироче выходими на МОП-уровиях. Делитель частоты F/2 формироче выходими на МОП-уровиях. Педитель




Рис. 3.64, Структурная схема КР1810ГФ84

с частотой, равной 1/2 частоты сагнала С.К. и обеспечивает управление устройствами, работающими на ТТЛ-уровиях, оформирование выходиях сигналов С.К. и РС.К. происходит при наличии на входе СУКУС «Сиккроинзапрат» сигнала низкого уровия, При поступлении на вход СЅУКС «Сикнала высокого уровия выходы С.К. и РС.К. переполятся в состояние выского уровия заходы С.К. и РС.К. переполятся в состояние выского уровия заходы

Одновременно с помощью сигнала CSYNC предусмотрена возможность синхронной работы исскольких генераторов КР1810ГФ84, при этом входы CSYNC всех генераторов объединяются и синхрони-

зируются внешним генератором. Микросхема КР1810ГФ84

Микросхема КРІВІОГФВ4 формирует управляющие сигнали RESET «Установка» и READV «Готоввость», сикъронавирование сигналом С.К. Сигнал RESET вырабатывается при поступления водного сигнала RES и насползуется для установки микропроцессора в исполное состояние. Сигнал READV свядетой-кетрует о готорвается на осноен водявих сигналов RDVI, RDV2 и AEN, AEN2, поступлющих от внешиях устройств. Називчение выводов КР1810ГФ84 приведено в таба. 370.

Таблица 3.70

Номер вывода	Обозначение	Назначение
1 2 3 4 5 6 6 7 8 8 9 10 11 12 13 14 15 16, 17	CSYNC PCLK AENI READY RDY2 AEN2 CLK GND RESET RSS F/C EFI TANK XTAL2, XTAL1 Uee	Синхроинзация Тактовый сигиал ТТЛ-уровия Адрес готовыосты   Готовыосты   Готовыосты   Готовыосты   Готовыосты   Готовыосты   Сакой   Отовыость   Сакой   Отовыость 2 (выси) Адрес готовыосты 2 (выси) Адрес готовыосты 2 (выси) Катаповый сигиал МОП-уровия Общий (выси) Выхода мудитивибратора Выбор задавошей частоты Виещий генератор Выбор задавошей частоты Виещий генератор Выбор задавошей частоты

#### 3.8.3. Микросхема КР1810ВГ88

Микросхема КР1810ВГ88 реализует функции контроллера шины и предиазначена для работы в составе микроЭВМ, выполненной на базе микропроцессора КР1810ВМ86. Контроллер шины организует обмен данными между локальной шиной микропроцессора и сис-




Рис. 3.65. Структурная схема КР1810ВГ88

темной шиной при условии, что микропроцессор имеет доступ к управлению щиной.

Структурная КР1810ВГ88 представлена на рис. 3.65. Рассмотони назначение основных узлов. Лешифратор состояний в зависимости от состояния микропроцессора КР1810ВМ86, определяемого сигналами S0-S2, организует выполнение следующих операций: считывание даниых из памати: считывание данных из устройства ввода/вывода (УВВ): запись данных в память: полтверждение прерывания: запись B VRR

Управляющая логика в зависимости от состояния сигнала IOB определяет режимы работы выходных формирователей командных и управляющих сигналов. Высокий уровень напряжения на входе IOB разрешает контроллеру работу как с шиной воода/бывода, так

Таблица 3.71

Номер вывода	Обозначение	Назначение			
. 1 2 19, 3, 18	1OB CLK	Выбор режима работы Тактовый сигиал			
2 10	SO-S2	Сегиалы состояний			
9, 3, 10	DT/R				
- 4	DI/K	Управление шинными формировате			
5	ALE	Строб записи адреса			
6	AEN	Разрешение управляющих сигналов			
7	MRDC	Считывание из памяти			
5 6 7 8 9	AMWC	Опережающая запись в память			
å	MWTC	Запись в память			
10	GND	Общий			
11	10WC	Запись в УВВ			
12	AIOWC	Опережающая запись в УВВ			
13	IORC	Считывание из УВВ			
14	INTA	Подтверждение прерывания			
15	CEN	Управление состояннем управляю			
		ших сигналов			
16	DEN	Направление передачи			
17	MCE/PDEN	Управление формирователями шин			
	, , , , , , , , , , , , , , , , , , , ,	ввода/вывода			
20	Uce	+5 B			

и с системной шиной: при низком уровне напряжения на входе ІОВ

контроллер ваботает только с системной шиной.

ампіроваєр уволівет голаво с сеставної пізопо.

В реживе работи є іннюві візодаїнаюда (10В — наколкій удоважодніме сиглалы независамо от сестовния сиглало віздают віжодніме сиглалы независамо от сестовния сиглало трафицинию пристемної шиной. Применяна этого голами за работы поводаєть по пристемної шиной. Применяна этого голами за работы поводаєть неключить ожиданне, корта необолдить достут МІТ к шине візода/вывода. Этот режим давет намбольший выпувнії прів работе УВВ гольво с одини МІТ за мукопоповосовної вистерна.

В режиме работы с системной шиной (10В — мизкий уровены) достук к управляению системной шиной с помощью контроллера шины возможен только после арбитража, проводимого в рбитром шины КРИЗ(ВВБВ) В случае предоставления доступа в шине контроллер шины формирует компадаме и управляющие сигналы по истечения когтам УВВ в память паботлет с истолькуюми МП в миспионновексовмоттам УВВ в память паботлет с истолькуюми МП в миспионновексов-

ной системе.

Формирователь комвадимих ситиалов вырабетывает ситиалы, когорые непользуются для управления внешими устройствами, подключенными к екстемной шине ввода/вызода. Ситиалы с выхода формирователя управляющих сительно используются для управления используются для управления используются для управления шелими (АLE), Назначение выводов КР1810ВГ88 приведено в таба. 371.

## 3.8.4. Микросхема КР1810ВБ89

Микроскема представляет собой арбитр системной шины и предзавлячаета для пеользования в многопроцессориях системах в катестве устройства, осуществляющего силхропязацию доступа множ ства велуших устройств к системной шина. Арбитр системной шины КР1810ВБ89 для связа МП КР1810ВМ89 с системной шины КР1810ВГ89 для связа МП КР1810ВМ89 с системной шины шине осуществляется арбитраж, семованияй за принципе приоритета, т. е. в любой давиай проискутох временя одно ведущее устройство будет имень приоритет ала, семя даугими ведушими устройст-

Арбитр шилы КР 1810В189 обеспечивает тря способа разрешения приоритета: вращающийся, последовательный и паралельный. Способ врящающегося разрешения приоритета путем динамического перевазываемия приоритета праводнет важдому арбитру в равной степени виспользовать системиру шилу в порядке отвердиюсть. Однатриоритета использовать системиру шилу в порядке отвердиюсть. Однатриоритета и приоритета, и при этом в саяжи с задержжой, амазванию процедурой последовательном способе разрешения вритом с саяжи с задержжой, амазванию процедурой последовательной передачи приоритета от арбитра к арбитру, возможно последовательного сполывение на бовее тряе арбитров (при приоритета в памети, в приоритета в



Рнс. 3.66. Структурная схема КР1810ВБ89

достаточно сложного приоритетно-кодирующего устройства.

Арбитр шины имеет четы режимы; работа с системной шиной; работа с неприферийной шиной; работа с превидентной шиной пооза/вывода; работа с ревидентной шиной, работа с ревидентной шиной. Перечисленные режимы работы в реацидентной шиной. Перечисленные режимы работы по пределенной полачей на входы 10В и RESB управляющих сительно поределенной получности. Структурила схеменной получности. Структурила схеменной пороже доботь с деботы представлена на росставлена на представлена на

Дешифратор состояний аналивирует значения входимх ситнаялов SO—S2, поступающих с МП, и организует внутренние уэлы KPI810B589 (схему прворителного арбитража, интерферйс MULTIBUS и интерфейс местной шимы) для выполнения лействий по захвату и созобож-

денню системной шины. Устройство управления осуписствляет синпроизващию и управление режимами работы арбитра шины по командам МП. Схема приоритетного арбитража проводит арбитраж нескольких МП, заправляющих управление системной шиной, и предоставляет эту шину току МП, который вмеет наявыеший приорите.

Интерфейс местной шины формирует сигнал разрешения доступа с истемной шине для таких устройств МП, как контроллер шин, адресные защелки, шиные формирователь;

Интерфейс MULTIBUS осуществляет процедуру взаимодействия а заприров шнаки на интерфейс макопироцессоряюй системы и синхронизирует действия по захвату системной шины в соответствии с ситналом синхроннзации шины. Назначение выводов КР1810ВБ89 приведено в табл. 3.72.

#### 3.8.5. Микросхема КР1810ВН59А

Микроскема КРІВ(0ВН59А предгавляет собой программируємий контрольстр прермавлятій и предлазвидета для организации приманий в системах с много уроваемыми приоритетами. Микростема КРІВ(0ВН59А может работать с МІТ КРОБОРМОВ для КРІВ(ОВМОВ для КРІВ(ОВМОВ для КРІВ(ОВМОВ для КРІВ(ОВМОВ для КРІВ(ОВМОВ для КРІВ(ОВМОВ для праводка выподов микростемы КРІВ(ОВН59А аналогичим микростем КРОВОВН596) списанию в § 5.1.

Микросхема КР1810ВН59А в отличне от микросхемы КР580ВН59 обеспечивает два варманта ответа на сигнал INTA «Подтверждение прерывания», поступающий из микропроцессора, и два варманта назначения микросхемы в качестве ведущей или ведомой. Определяют-

Номер вывода	Обозначение	Назначение			
1, 19, 18	S2—S0	Шина состояний			
	IOB	Выбор режима работы			
2 3 4	SYSB/RESB	Разрешение доступа			
4	RESB	Выбор режима рабовы с резидент-			
5	BCLK	Снихронизация системной шины			
5 6 7 8	INIT	Начальная установка			
7	BREQ	Запрос шины			
- 1	BPRO	Выход приоритетного разрешения доступа			
- 9	BPRN -	Вход приоритетного разрешения доступа			
10	GND	Общий			
11	BUSY	Занято			
12	CBRQ	Вход/выход общего запроса ши-			
13	AEN	Управление шинными устройства- ми МП			
14	ANYRQST	Разрешение освобождения систем-			
15	CRQLCR	Запрет освобождення системной шины			
16	LOCK	Блокировка освобождения сис			
17	CLK	Тактовый сигнал			
20	Uec	+5 B			

ся эти варнанты типом МП, с которым работает микросхема КР1810ВН59А.

При работе с МП КР580ВМ80А микросхема КР1810ВН59А так же, как и микросхема КР580ВН59, в ответ на три сигнала INTA выдает на швиу данных трекабитюрию комилу САLL и назвачает микросхему ведущей или ведомой в зависимости от уровия вапражения, подвавемого на вывод SP «Выбор ведомой микросхемы»,

При работе с МП КРІВІОВМЯЄ микросхема КРІВІОВНЯЯА в ответ на два сигнала ПУТА выдает на шину данных старший байт адреса полпрограммы обслуживания и назначает микросхему ведущей или ведомой программию. В оставлюм принцип работы микросхемы КРІВІОВНЯЯА не отличается от принципа работы микросхемы КРОЯВОВНЯЯ

### 3.9. Однокристальные микроЭВМ

Все возрастающие потребности в недорогих многофункциональных устройствах, предназначенных для управления бытовыми приборами, радноэлектронной аппаратурой, для решения разнообразных задач на низших упровнях управления, могут быть удовлетворены

•				Объем внутреннего ЗУ, бит		
Условное обозначение	Техноло-	Разряд- ность	Число	ОЗУ	пзу	
KM1814BE3 KP1814BE4 KP1814BE5 KM1816BE48 KP1816BE49 KP1816BE35 KP1820BE1 KP1820BE2	p MOII p MOII p MOII n MOII n MOII n MOII n MOII n MOII	4 4 4 8 8 8 4 4	43 43 43 96 96 96 49 49	64×4 64×4 64×4 64×8 128×8 64×8 64×8 64×4	1024×8 1024×8 1024×8 2048×8 2048×8	

Примечание. М — масочные ПЗУ, УФ — репрограммируе

благодаря использованию однокристальных микроЭВМ (ОМЭВМ). Эти ЭВМ отличаются от однокристальных МП тем, что кроме АЛУ и УУ содержат в одном кристалле ОЗУ мебольшого объема, ПЗУ команд, генератор, порты ввода/вывода, т. е. являются практически законченными екстемым и попаления.

Наиболее целесообрато в перспективно использование ОМВВМ в системах, в которых требуемый объем портами не превышает объема внутреннего ПЗУ котавд (8.-16 Кбит), а для оперативной ниформации достаточно объема внутреннего ОЗУ ОМВВМ (255.-1К Кбит), а мак оперативной ниформации достаточно объема внутреннего ОЗУ ОМВВМ (255.-1К Кбит), от применения предоставления применения в превышего задежность устройства и уменьшега на стоимость,

В однокристальных микроЭВМ в качестве ПЗУ команд предпочтительнее использовать масочное ПЗУ, программируемое в процессе изготовления микросхемы. Однако это возможно лишь в том случае, когда алгоритм работы ОМЭВМ в конкретной аппаратуре окончательно отлажен и не подлежит дальнейшей корректировке. На начальных этапах создання управляющих систем целесообразнее использовать ОМЭВМ, в которой внутреннее ПЗУ команд отсутствует и имеются выводы для подключення внешнего ЗУ: ОЗУ, РПЗУ или ППЗУ с объемом и организацией, аналогичными внутрениему ПЗУ. Такая ОМЭВМ является отладочной и позволяет производить разработку, отладку и корректировку программного обеспечения для самых разнообразных применений ОМЭВМ. После отработки программы при необходимости по заказу потребителей возможно изготовленне ОМЭВМ с внутренним масочным (программируемым при изготовлении) ПЗУ, предназначенным для решения конкретной задачи. Основные технические характеристики ОМЭВМ приведены в табл. 3.73.

### 3.9.1. Однокристальные микроЭВМ серии КМ(КР)1814

Мнкросхемы серни КМ(КР)1814 выполнены по рМОП-технологии и представляют собой серию однокристальных 4-разрядных мнкроЭВМ. Быстродействие ОМЭВМ серии КМ(КР)1814 невелико,

Тяп ПЗУ	Тактовая частота, МГц	Длительность машинного цикла, мкс	питания. В		Корпус по ГОСТ 17467—79	
М1 M2 УФ M3 — М4	<0,3 <0,3 <0,3 <6,0 <11,0 <6,0 <4,0 <4,0	20 20 20 2,5 1,4 2,5 4	-9±10 % -9±10 % -9±10 % +5±10 % +5±5 % +5±5 % +5±5 %	7,7 7,7 7,7 135 100 115 30 30	2126.48-1 2123.40-1 2123.40-6 2123.40-6 2123.40-2 2123.40-5 2123.28-3	

мые ПЗУ с ультрафиолетовым стираннем.

поэтому основные сферы их применения: контроллеры печатающих устройств, кассовые аппараты, бытовая и развлекательная аппарат тура.


В качестве примера рассмотрим структуру и основные архитектурные особенности микросхемы КМ1814ВЕЗ, являющейся отладочной ОМЭВМ, в которой отсутствует витрение ПЗУ команд и вмеются выводы, позволяющие подключить внешнее ЗУ команд.

Система команд ОМЭВМ содержит 43 команды, обеспечивающие выполнение арифметических операций, операций потического и арифметического сравнения, операций с разрядами ОЗУ, пересы-лок регистр-регистр и регистр-ОЗУ, пересымок констант, операций возда/видок.

Баголари разделению шням команд и шины данных возможно совмещение цикло выбории и песловения последовательных команд, что способствует повышению быстродействия. При этом время выполнения команды будет определяться дангельностью машинного цикла ОМЭВМ состваляет обт<sub>СКК</sub> (Т<sub>СКК</sub>. — вернод заетогом замиленого цикла ОМЭВМ состваляет раммирования задка, мыполяемых в реальном масштабе времени, Структурная схема КМІВ14ВЕЗ представлена на рис. 3.67, Рассмотрим ее аралитектурные осфененсет и назагляение сополнях узлов. Программа работы ОМЭВМ КМІВ14ВЕЗ хранится во внешемы ЗУ команд. Обеме протрамма работы ОМЭВМ КМІВ14ВЕЗ хранится во внешемы ЗУ команд. Обеме протрамма работы ОМЭВМ КМІВ14ВЕЗ хранится во внешемы ЗУ команд. Обеме протрамма не должен превышать 1 К байт.

Адресное поле ЗУ команд 1К×8 бит разбито на 16 страниц по 64 байта (команды). Адрес страницы задается 4-разрядным регистром страницы, адрес команды в странице задается 6-разрядным счетачиком команд.

Порядок следования комана, определяемый светчиком команд, в данной ОмЪВМ отличается от последовательного и организован по песадослучайному закону. Изменение порядка выборки команд программи осуществляется командами «Сколомий переход» и «Обращение к подпрограмме», при выполнении которых из адресного поля этих команд в счетчик команд в водитет вовое содержжиме— адрес



перехода или начало подпрограммы. Изменение порядка следования команд возможно в пределах одной страницы (тогда содержимое регистра страниц не меняется) и с переходом на другую страницу. В последнем случае в регистр страниц вводится новое зачасние из обменяе страницы, содежжимое котролог предварительно изменяется

специальной команлой.

При выполнения команды «Обращение к подпрограмме» одноремению с записью нового вачечия адреса первой команды подпрограммы в счетчик команд и регистр страини сохраняется их старо- замение, к которому осуществляется возарат первавиюй программы после выполнения подпрограммы. Счетчик команд сохраниется в регистре возврата, а регистр страиным — в буфере страиниы. Выполнение команд условного перехода и обращения к подпрограмме произходит для условных тот фата сотсояния установления в <1».

Структура адресации внутреннего ОЗУ данных ОМЗВМ также странивная. ОЗУ емостью б4У4 биг разбито на четыре странины, в каждой из которой хранится шестнадцать 4-разрядных слов. Адрес странины задается 2-разрядным ренегором X, адрес слова в странице задается регистром Y, Оздержимое регистра X может быть, изменено с помощью специальных комана даресации регистра.

В соответствии с адресом команды, поступающим на внешнее ЗУ команл через порты РА и РС, выбранная команда через входы INS поступает в регистр команд, где и хранится в течение всего пикла выполнения команлы. Имеется четыре формата команл, и все команлы однобайтовые (8-разрядные). Код операции, занимающий в зависимости от формата команлы от 2 ло 8 бит, поступает на пешифратор команд, который в соответствии с выполняемой командой формирует комплекс управляющих сигналов, поступающих в различные узлы микросхемы. Арифметические и логические операции нал поступающими операилами выполияет 4-разрялное АЛУ. Операндами может быть содержимое входного 4-разрядного порта, поля константы выполияемой команды, аккумулятора, регистра У или ячейки ОЗУ ланных. Результат операции поступает в аккумулятор или регистр У. Выбор источников операндов и приемников результата определяется соответствующими управляющими сигиалами, формируемыми дешифратором команд в зависимости от выподняемой команды. Одновременно АЛУ формирует признаки переноса и результата сравнения, которые направляются в схему состояния и в дальнейшем определяют ход выполнения программы: условный переход или обращение к подпрограмме. Содержимое схемы состояния (флаг состояния) запомниается в фиксаторе состояния и по команде вывода одновременно с солержимым аккумулятора через регистр Q поступает на выходной порт Q микросхемы (вывол QSL).

Установка триггера признака подпрограммы СL схемы состояния осуществляется командой «Обращение к подпрограмме». При этом разрешается запоминание адреса возврата и блокируется переход к другим подпрограммам. Сброс триггера СL происходит при воз-

вращении в основную программу.

Выходной 13-разрядный порт R выводит содержимое регистра R каждый разряд которыю может быть предварительно установлен и сброшен специальной комацой. Адресация каждого разряд регистра R существляется регистром У. Индивидуальное программирование каждого разряда порта R позволяет эффективно использовать этот порт для управления периферийными устройствами различного назвлечиям.






Рис. 3.68. Подключение кварцевого резонатора к выводам тактового генератора

Рис. 3.69, Подключение RC-цепя к выводам тактового генератора

Таблица 3.74

Номер вывода	Обозначение	Назначение
2, 1, 47–44 3–10 11–14 15 16 17–20 3, 28, 27, 26; 24 29 30 31–43 48	PC6—PC1 INS1—INS8 D1—D4 U-e RESET PA1—PA4 GND QSI., Q1—Q4 CLKO CLKI R0—R12 GND	Программный счетчик Команда Шяна данных — 9 Установка Шяна дареса страницы Общий Выход ТТИ Управляющий порт R Общий порт R Общий порт R

В качестве тактового генератора для ОМЗВМ может использоваться кам начший генератор, подклюжаемый ко входу СКИ «Вход ГТИ», так и внутренный, частота которого задается: с помощью кварценого резонатора вля ВС-цени, подключеных к выводам ССКИ и ССКО. Приверы подключения кваршевого резонатора и ВС-цени и квабодам тецератора микроскемы приведены соответственно из рис. 3.88 и 3.89. Лимпавом рабочей частоты 100.300 кГш. Назначение вымодом КМИНЯВЕВ поможелено в таба. 3.74.

### 3.9.2. Однокристальные микроЭВМ серии КМ1816

Микросхемы серии КМ1816— КР1816ВЕЗ5, КМ1816ВЕ48, КР1816ВЕ49— выполнены по пМОП-технологии и представляют собой серию однокристальных 8-разрядных микроЭВМ. Каждая из сим является практически законченной системой туправления и соперакти на крителале центральное процессорию сугробство, ОЗУ данных, многокавальный интерфейс вводя/вывода, тактовый генератор, скему прерывания и устройство синкроимазация. В микросхемых КМІВІВБЕЙ КРІВІВЕНО ТВЗУ программ реализоваю внутри кристаллов, а в микрослем КРІВІВЕВЗ—с помощью ввещего ЗУ, Характерастики ОмЭВМ серви КМІВІВ приведены в таба, а.73. В микмируемого ПЗУ с электрической записью и ультрафиолетовым стиранием.

В каждой ОМЭВМ предусмотрена возможность расширения памяти программ до 4К байт, памяти данных до 384 байт и увеличения числа линий ввода/вывода за счет подключения виешиих микросхем

ЗУ и интерфейсов ввода/вывода серии КР580.

Система комант ОМЭВМ содержит ЭБ команда, из них 68—одпобайтовые. За один машинизай цики выполняются З командам, тав машиниях цикла—43. Время машиникого цикла составляет 15 т.дк. тле ТСцК — период частом тактиковог генератора. Одвокристальная микро-ВМ работает как от ввешнего генератора, так и от внутреняето, тактовая частота которого может задаваться кварцевым реаоватором нал LC-контуром. Диалазом рабочей частоты "L. БМ IL. Страхурная схема КМВ16ВЕЯ в приведены яв рис. 370.

Арифметическо-логическое устройство — параллельное 8-разрядно устройство, позволяющее выполнять арифметические, логические перации и операции слянта нал данными, представлеными в двоич-

ном или двоично-десятичном коде.


Устройство управления и синхронизации, состоящее из генератора и формирователей внутрениях тактомых сигналов и енгивалов состояний, вырабатывает комплекс управляющих сигналов, обсепенивающих определение режимы работы инкроЗВМ (программирование, попатовый режим) и выполнение всех компл. Схема услование, попатовый режимы работы минкроЗВМ, портраммировательной применение образоваться и программиро, так и аппаратию, и программи при распазации комплана, условиям церскодов. Значения признаков переходов устанавливаются как программию, так и аппаратию.

Блок программной памяти состоит из ПЗУ (для микросхем КМ1816ВЕ48, КР1816ВЕ49), счетчика команд, регистра и дешифра-

тора адреса ПЗУ, регистра команд и дешифратора команд.

Двекалцитираврядный счетчик команд (СК) формирует текущий дарее комакцы в программной памяти. Содержимое СК увеличивается на І после выборым каждого байта команды. При выполненны команд условиях, безусловиях перекодов, вызова подпрограмм и прерываний содержимое СК может быть полностью заменею. Старший варяра СК изменяется только програминю. Сечетик команд разбит на две части: разряды 0—7 — младшая часть СК гразряды 8—11 — старшая. При использовании ввещиего ПЗУ младшая часть СК заполяжется черев порт Р0, а старшая —через порт Р2 (Р20—Р23). Регистр команд предвазмаема для записи и крамения кодов команд, передвавемых через внутрениюю шину с выхода ППЗУ вли из порта Р0 при ввещем ЗУ.

Дешифратор команд представляет собой программируемую логическую матрицу, на вход которой поступает код команды, а с выхода синиаются управляющие сигналы, выполяющие эту команду. Оперативное ЗУ данных с организацией 64×8 бит условно разбито на



Рис, 3.70, Структурная схема КМ1816ВЕ48

ряд областей: два банка РОН (RBO и RB1) по восемь 8-разрядных слов каждый; восымуровиевый стек, занимающий 16 ячеек ЗУ (каждый уровень стека состоит вз двух ячеек с последовательным аресами); собственно ОЗУ данных объемом тридцать два 8-разрядных слова

Пля записи и считывания данных из ОЗУ применяются два вида адресации: праимая в коолеенная (региторовая). При правой адресации адрес РОН определается тремя младшими разрядами в коде команды. При кооленной адресации место расположения адрес указывается в команде. Адрес ячебки ОЗУ может храниться лябо в аккумульторые, адбо в РОН С помощью коспециой адресации можно

апресоваться к любой ячейке ОЗУ.

Устройство ввода/вывода ОМЭВМ серии КМ1816 выполнено в виле трех 8-разрядных портов РО-Р2. Порт РО - двунаправленный, имеющий на выходе состояние «Выключено», используется для парадледьного ввода или вывода данных. В режиме вывода выходные данные статически фиксируются до момента перезаписи выводимой информации. В режиме ввода входные данные не фиксируются, т. е. внешняя логика должна поддерживать на входах порта РО ланные по тех пор, пока они не булут считаны. Работа порта РО в режимах ввода и вывода сопровождается стробами WR и RD При отсутствии режима ввода или вывода выходные шины порта РО находятся в состоянин «Выключено» (в третьем состоянии). Порты Р1 и Р2 илентичны и могут использоваться в качестве статически фиксированного выходного порта или фиксированного входного порта. Кроме операций ввода/вывода ниформации имеется возможность выполнения логических операций непосредственно на портах Ро-Р2. Специфика портов Р1 и Р2 состоит в том, что отдельные выводы портов Р1 и Р2 могут служить в качестве входных и в качестве выходных. Для обеспечения такого режима при выводе информации необходимо вывести «1» (высокий уровень) на те разряды порта. которые будут использоваться в качестве входных, Ввод ниформаини в порты Р1 и Р2 произволится путем опрокилывания в нуль любых разрядов порта, в которых записаны единицы.

Кроме перечисленных ОМЭВМ имеет три линии ввода/выпода ТО, ТІ, ПХ, которые являются условнями, проверяемыми командами условного перехода. Линию ТО можно использовать для выдачи тактовых сигналов, ТІ — В качестве входа счетника внешних собитий для таймера, а линию ПХТ — для ввешнего аппаратного преры-

зання

Таймер/счетчик, состоящий вз делятеля, счетчика в тритгера фала, может работать в двух режимах — таймера и счетчика внешник событий. В режиме таймера впроизводится подсете впутренник вимульсов, поступающих е засетотой Р /460 (г.—частота спорного пульсы, поступающих ва включений в счетчика, поступающих ва включений в счетчика, что в дальнейшем депользуется при выполнении коммид, условного перехода и для организации предывания по тайжеру/счетчику, бапись в таймер/счетчик, сто пуск и останов осуществляются ссетим в тритере фала тритере фала стой стой образовать по тритере фала согранизации предывания по тайжеру/счетчику, бапись в таймер/счетчик, его пуск и останов осуществляются Ссема предывании позволяет производить обработих предывания стой предываний позволяет производить обработих предывания стой предываний позволяет производить обработих предывания стой стой предываний позволяет производить обработих предываний позволяет производить обработих предываний позволяет производить обработих предываний позволяет призводить обработих обработых предываний позволяет призводить обработих обработых предываний позволяет призводить обработих обработых предываний позволяет призводить обработых обработых предываний позволяет позволяет предываний позволяет предываний позволяет предываний позволяет позв

Схема прерывании позволяет производить обраютку прерывания, поступившего на вход INT «Прерыванне», и по флагу таймера/ счетчика, причем прерывание по входу INT имеет старший прноритет. Каждый из видов прерываний может быть разрешен или запре-

Номер вывода	Обозначение	Назначение		
1,39	T0, T1	Тестирование		
2, 3	XTAL1, XTAL2	Выводы для подключения		
4	RESET	кварцевого резонатора Установка		
5	SS	Пошаговый режим		
5 6 7	INT	Прерывание		
7	EA	Разрешение работы с внеш-		
		ней памятью		
8	RD	Чтенне		
9	PSEN	Управление считыванием из		
10		виешней памяти		
10	WR			
12—19	DB0—DB7	Фиксация адреса Порт 0		
20	GND	Общий		
21-24, 35-38	P20—P27	Повт 2		
25	PROG	Программирование		
26	UPR	Напряжение программиро-		
		вання		
27-34	P10P17	Порт 1		
40	Ucc	+5 B		

шен программию. При поступлении на вхол INT сигвала изкого уровам (если предъяване по вход INT разрешено) происходит обращение к программе обслуживания с адресом 03. При этом, кви и при мобом обращении к подпрограмме, содержимое сестения команд и слово состояния процессора PSW записмаются в стек. Так же пропесходит обработка прерывания по фазут таймера/сестицка, во обращение к программе обслуживания производится по адресу 07. Программа обслуживания продъяма закачиваться командой RETR «Восстановление состояния и возврат к прерванной программе. Назвачение выводок МЛН (ВБЕФАВ приведено в табл. 3.76.

### 3.9.3. Однокристальные микроЭВМ серии КР1820

Микросхемы серин КР1820 выполнены по пМОП-технологии и представляют серию однокристальных 4-разрядных микроЭВМ. Они облядают по сравнению с ОМЭВМ серин КМ(КР) 1814 более высоким быстродействием (см. табл. 3.73), имеют входиые и выходиые

уровни, совместимые с уровнями ТТЛ-ТТЛШ-схем.
Система команд и развитый ввод/вывод ОМЭВМ серни КР1820 обеспечивают управление широким набором периферийных устройств и приборов: клавнатура, дисплей, виешине ЗУ, печатающие устрой-

ства, контроллеры электроприборов.

В качестве примера рассмотрим структуру и основиме архитектурные особенности ОМЭВМ КР1820ВЕ1, в которой отсутствует

виутреннее ПЗУ команд и имеются выводы, позволяющие подключить внешние ЗУ с организацией 1К×8 бит. Структурная схема

КР 1820ВЕ1 представлена на рис. 3.71.

Алресное пространство ЗУ разбито на 16 странии по 64 слова. Такая опганизация намяти команл обусловлена спецификой выполнения команл передачи управления, что позволяет осуществлять переход как внутри текущей страницы ЗУ, так и в другую страницу. Алресання ЗУ осуществляется 10-разрядным счетчиком команд. Четыре старших разряла счетчика команд определяют номер страницы ЗУ, щесть младших - номер слова в странице. Солержимое счетчика команд с каждым командным циклом увеличивается на единипу, если выполняемая команла не является командой перелачи управления По командам передачи управления осуществляется как полная, так и частичная замена солержимого счетчика команл. Причем при выполнении некоторых типов команд перелачи управления (например переход к подпрограмме) одновременно с записью в счетчик команд нового адреса (адреса подпрограммы) происходит сохранение старого значения счетчика команд - адреса возврата. Адрес возврата записывается в верхний уровень стека — регистр SA. Стек организован в виде трех 10-разрядных регистров SA, SB, SC и обеспечивает три уровня вложения полпрограмм.

Система команд насчитывает 49 команд: 27 однобайтовых и 22 двухбайтовых, Однобайтовые команды в основном выполняются за

один командный цикл, двухбайтовые — за два.

Десятираврядний адрес текущей комаяды, хравяцийся в систем ке комаяд, черв порт РО поступает на ввещиее 3V комаяд. Выбранная из 3V 8-разрядная команда через выводы РОО—РОТ порта РО передается в дешифратор команда, который в заявкимости от кода операции команды формирует комальсис сигналов, управляющих работой разлечиных узлов микросхемы. Работа порта РО в режисе вывода адреса или вюда данных (команды, операнда) спякронизируегис исплалом РТАДр, выдавлевым ОМЭЗФМ в каждом командым

Оперативное ЗУ данных ОМЭВМ объемом 256 бит организовано в виде четырьх регистров, каждый в их оготрых состоит из шестивдацати 4-разрадамих вчеек. Адресация 4-разрядной ячейки ОЗУ осущестилиется с номощью регистра В. Два старицих разряда преистра В (ВК) определяют выбор одного из четырех регистра ОЗУ, а тепре мадицих разряда (ВО) осуществляют выбор одной в 16 яческ. Содержимое ячейки ОЗУ может направляться в различиме узым микросхемих зажумумятор, АЛУ, регистр (), регистр послодовательного вюзд/ямнода и через регистр ВО передаваться в выходной регисто D.

Четирекразрядное АЛУ выполняет операции сложения, пересык, ни, викремента, веремента, ИСК/ПЮЧАЮЦЕЕ ИЛИ над поступающими на его вход операндами. Результат операции заносится в икмумлятор, который является соцевным работии регистром. Через него осуществляется загружка ОЗУ, вводиллод давных через ретектр Q, обмен данными с регистром поседавлательного выодальных да. догодня означетно с регистром режима ЕМУ травлиете выходом КК Управляетием с инкромитмумска.

Режимы работы различных узлов микросхемы определяются состоянием отдельных разрядов 4-разрядного регистра режима EN, загрузка которого производится специальной комвидой. Младший




Рис. 3.71. Структурная скема КР1820ВЕ1

296

равряд этого регистра определяет режим работы регистра подъедовательного возда/явода 51/0 (при ЕNG) — прежим довичного счет; чика, при ЕNG) — прежим довичного счет; чика, при ЕNG) — прежим симим управляют заводами SO «Последоватий разрада регистра (ЕNI) используется при обработке запросов прерывания. Разрад ЕNI управляет передажей виформации чрез

Ввол/вывол информации в ОМЭВМ осуществляется с помощью команд ввода/вывода через пять портов: G, L, IN, D, S, Двунаправленный 4-разрядный порт G совместно с регистром G позволяет осушествлять ввод информации непосредственно в аккумулятор и вывол солержимого вчейки ОЗУ или поля операнда команды на выволы GO-G3. Восьмиразрялный лаунаправленный порт I, обеспечивает вывод информации, храняшейся в регистре О, и ввод информации, поступающей на выводы L0-L7, в аккумулятор (четыре младших разряда) и в адресованную ячейку ОЗУ. Выводы порта L имеют на выходе состояние «Выключено» и обладают повышенной нагрузочной способностью, что позволяет полключать к ним непосредственно светоиздучающие диоды и знакосинтезирующие индикаторы. Данные с 4-разрядного входного порта IN заносится в аккумулятор. Кроме того, через младший и старший разряды порта IN данные могут приниматься в асинхронном режиме (по перепалу входного сигнала с высокого уровня на низкий), сохраняться в 2-разрядном регистре II. и по специальной команле направляться в аккумулятор. Через 4-разрядный выходной порт D на выходы D0-D3 выдается содержимое регистра BD. Порт S - последовательный порт ввода/вывода, обеспечивающий синхронный обмен ланными с внешними устройствами

В ОМЭВМ в качестве входа запроса прерывания непользуется вход INI. Обработка запроса прерывания осуществляется при выполнении следующих условий: разрад 1 регастра ЕМ установлен в «В); сигнал запроса прерывания удерживается на время не менее драук комалдых циклод: закончено выполнение текущей комалды.

При выполнении прерывания в верхинй уровень стека записываегся увеличенное на единицу запачение счетика комали, Гранее записаниые адреса возвратов опускаются на более инжине уровни), а первый разрад регистра Е. N. устанавливается в «М. скокнури последующие прерывания. При точ стратором при предоставля предукти или. Лля разрешения последующих прерываный необходимо непосредственно перед командой возврата из подпрограммы обработки прерывания выполнить команду загружив регистра режимы.

В клясстве гактового генератора для ОМЭВМ может использоваться яки внешний генератор, подключаемый ко волоу СКИ микроскены, так и внутренний, частота которого задестся с помощью карценого резольтора из СКС «след, подключаемых к выводым ССКИ лителем частоты и составляет 167<sub>СД</sub>, где Т<sub>СД</sub>, — период частоты тактового генератора. Диванова рабоем в частоты 1.6.4 МТИ.

Схема начальной установки производит очистку аккумулятора, всех основных регистров и счетчика команд. Осуществляется это автоматически при включении питания при условни, что время нарастания напряжения питания не превышает I мс. В противном случае

Номер вывода	Обозначение	Назвачение
1 2 8-5, 3, 46, 10, 9 21-18, 14-11 26, 15, 16, 27 22 23 24 25 28-31 32 33, 35, 34 40-37	CLKO CLKI RESET RESET PO0-PO7 LO-L7 INO-IN3 Use SI SO SK G0-G3 SKIP FLA/D PO8-PO9 D0-D3	Выход ГТИ Вход ГТИ УСТЯВОВКА ПОРТ РО (0—7 разунды) Порт РО (0—7 разунды) Порт L (ввод/вывод) Шима ввода информации Обиций Последовательный вывод Управлиемые спихромиму вы- порт С (ввод/вывод) Порт В (ввод/мавод) Порт РО (8, 9 разунды) Порт РО (8, 9 разунды) Порт В (ввод/мавод) Порт РО (8, 9 разунды) Порт ВО (8, 9 разунды)

ко входу RESET необходимо подключить RC-цепь и диод, повышающие надежность начальной установки.

В процессе работы ОМЭВМ начальная установка осуществляегся подачей сигнавая нижого уровни на вход RESET. Длительностьэтого сигнала должна быть не менее трех машивных циклов. Ячейки ОЗУ могут быть очищены только программным путем. Назначение выводов КРІВЗОВЕІ приведено в табл. 3.76.

### Глава 4.

### Интегральные микросхемы запоминающих устройств

### 4.1. Основные характеристики

Расширение областей применения современной възгислительной геликия вызвало бистрое увеляение числа ЗВМ различных класов, Постоянная тенденция к усложнению задач, решвених на ЗВМ, треует, в свюю очередь, увеличения облема и ускорения пропесса вычаслений. Однако скорость решения любой задачи на ЗВМ ограничена временем обращения к навичи ЗВМ, т. е. к оперативному запоминающему устройству (ОЗУ). Получившее большое развитие в ЗВМ первого и второто поколений ЗУ на ферритах не поволожное сущест-

Применяемые элементы	Время выборки, во	Типовая информаци- онная см- кость, бит	Плотность размещения информации, бит/см <sup>2</sup>	Энерго- потребле- ние при хранения информа- ция
Биполярные тран- зисторы МОП-структуры Ферритовые сер- дечникн	50300 2501000 3501200	10 <sup>3</sup> 10 <sup>5</sup> 10 <sup>3</sup> 10 <sup>6</sup> 10 <sup>6</sup> 10 <sup>8</sup>	До 200 200300 1020	Есть » Нет

вению уменьшить время обращения к ОЗУ. Даже при уменьшения диаметра сердеников ферритор до ОЗ му удавляюсь колучить время обращения к ОЗУ, равное О5 мкс. Кроме того, память на ферритах изгогавлявается с помощью, довольно сложных операций по прошивке сердеников проводами, что делает такие устройства истакологичных тразвятее микроэметероники позводилю для построения 3У применять полупроводинковые элементы на основе биполярных и МОП-структур.

В табл. 4.1 сравиваются характеристики ОЗУ, выполнениях да разлачний възментаю-технолической основе [1]. Из табицы видно, что на бинолярных транзисторах целесообразно конструироватно, что на бинолярных транзисторах целесообразно конструироватцие устройства на МОП-структурах обладают емостью 10° бит приучеренно быстродействик. На ферриговых серачениях можко получать ЗУ с объемом памяти более 10° бит, обладающие невысоким быстродействием. Однако сособо достопистом омицитила ЗУ — воз-

можность хранения информации без энергопотребления.

Применение полупроводинковых структур позволяет существенно увеличить быстродействие, уменьшить массу, габаритные размеры и увеличить належность работы ЗУ. Постепенно удается исключить многие переходные согласующие элементы — интерфейсы между процессориыми и ЗУ ЭВМ вследствие применения однотипной элементной базы [1]. В последние годы благодаря совершенствованию биполярных микросхем, а также расширению серий микросхем на МОП-структурах были созданы элементы статических ЗУ на биполярных, а также на р. и п.-канальных МОП- и КМОП-транзисторах. Создание ЭСЛ-схем с уменьшенными глубинами р-п переходов привело к появлению ЭСЛ ЗУ с временем выборки менее 6 нс. Схемы МОП на транзисторах с двухуровневым поликремнием и с обедненными нагрузками позволяют значительно снизить площадь элементов ЗУ и потребляемую мощность. На всех этапах развития средств вычислительной техники (ЭВМ, цифровые устройства обработки информации) эффективное использование аппаратурных и программных средств во многом определяют полупроводниковые ЗУ.

### 4.2. Элементы запоминающих устройств

Матричные или регвстровые ЗУ построены на основе запоминающих элементов (ЗЭ). Изменяя схемы их соединения между собой, можно реализовать различные способы выборки ниформации на ЗУ. Расмотрим более подробно элементы ЗУ различных технологических ксполнения: биполярные и полевые (МОП, КМОП и МНОП).

# 4.2.1. Запоминающие элементы на биполярных

Статическое ЗУ на биложрымх транзисторях представляет собой матрину 39, каждый в кногорым может накодиться в одном на устой-чивых состояний. Таким элементом обычно валеста гритер, На 32 торится накодительнаям выпраща памяты — основа ОЗУ, информация записывается в ОЗУ и считывается в вего согласно потребностим процессор 3 ВМ. Современняя технология поволожет получить на одном кристалье биложрыей митросхемы ОЗУ на 16 384 бит на образовательного стамаму приравления. Построение (организация) матрицы определяется способом выборки мене 150 мс, снабженное схемамы управления. Построение (организация) матрицы определяется способом выборки

На биполярных структурах строятся и быстродействующие постоянные ЗУ (ПЗУ), назначение которых — хранить программу работы вычислительного устройства или генерировать стандаотный не-

меняющийся цифровой сигнал.

верения и в теруит тупурь соменения в пословной выборкой и одной стуневых одений-раши (рыс. 41, о) одна строиа образует слово из то разрядов. На скеме симеольни А1, А2, ..., А, о обознячены в дресные, а Р1, Р2, ..., Ра. — разрядиные шилы. Как выдло из скемы, адресные шины электрически связаны с каждым 39 одного слова, в то времи как разрядиные шилы имеют связь с 39 одного слова, в то времи как разрядиные шилы имеют связь с 39 одного слова, з то времи слове. При издачены в адресной шине А, сигнала выбора 1-го слова, слове может бать считамо по разрядиные каждого в 33 в этом слове может бать считамо по разрядины шинам Р1, Р2, ..., Ра. Если размые шина Р1, Р2, ..., Ра подвется электрический ситина с 1, как «6», который попадает на каждый из 39 1-й строки; 33<sub>1</sub>, 33<sub>2</sub>, ..., 39<sub>1</sub>...

На упрощенной структурной схеме не показаны устройства управления матрицей (дешифратор с адресными формирователями, усилители считывания и записи), которые для повышения падежности работы ОЗУ изготавливаются на одном кристалле с матрицей.

В структурной схеме двухкоордиватной матрицы с двужи студенями децифарации (дис. 41,6), 33 выябаряется спомощью двух адресных шин. Пря наличии сигнала, соответствующего уровню лот 1, яв адресных шинх XI, УГ бужет выбрая только 331. Его состояние можно считывать по общей для всех элементов разрядной шине Р-/гобы запасть 4 із вызбранный 33, по разрядной шине меобходимо подать сигнал, также соответствующий уровню лог. 1. Эта органязашив матотицы поволяет опеснововать пит-однозарядными словым.

Простейшим ЗЭ служит схема RS-триггера, которую можно построить из двух наверторов (рис. 4.2. а). Эмитгеры маногомитерных транансторов VT1, VT2, обозначенные цифрой 1, соединены с адрес-






Рис. 4.1. Структурная схема матрицы с пословной выборкой и одной ступенью дешифрации (а) и двухкоординатной матрицы с двумя ступенями дешифрации (б)

ной шиной  $A_1$ , потенциал которой в установившемся состоянии должен быть самым низким в скеме. Эмиттеры 2 транзисторов VTI и VT2 соответственно присоединяются к разрядным шинам  $P_1$  и  $P_2$ .

На раврядную шину Р, подается опориме напряжение  $U_{\rm so}$ , общее для всех 39 матрины. На шину Р, полается напряжение  $U_{\rm so}$  Соотиошенке между напряжениями  $U_{\rm so}$ .  $U_{\rm s}$  и  $U_{\rm s}$  тодаваемым в адослую шину, определяет режим работи 39: хранение информации, ее запись или считывание. Рассмотрим работу 39 в каждом из трях режимог

Режны хранения ниформации соответствует соотношению U, < (U<sub>□</sub>=U<sub>p</sub>). Схема находится в одном из устойчивых состояний, при котором открыт гранзистор VT2 вли VTI. Ток протекает по эмиттеру I открытого транзистора в зависимости от того, какая информация била предвающегьно записаеты: <- > 1 или «О» Эмиттеры с записаеть с эми «О» Эмиттеры 2

обонх транзисторов обесточены.
Рассмотрим режим считывання. Пусть в RS-триггер была запи-

сапа «1». Счятаем, что пря этом транянстор VT2 открыт, а VT1 закрыт. За «1» принимем наличе тока в шени змиттера открытого транянстора. Чтобы передать эту информацию в разрадилую иль транянстора. Чтобы передаты эту информацию в разрадилую иль транянсторов транест (VT2 открыт, VT1 закрыт). Для этого необходимо сслеать випряжение на адресной шине таким, чтобы выполнялось соотношение  $U_{\rm b} \sim U_{\rm b} = U_{\rm b} > 1$  в этом случае ток через эмитер 2 открытого транянстора VT2 потчеты разрадилую шину  $P_{\rm b} \sim 1$  по предеставления (при закрытом транянсторе VT2 в открытом VT1) опредестичения (при закрытом транянсторе VT2 в открытом VT1) определяют станую 
Vсловия режима запися зависят от состояния, в которое необходимо установить 3Э. Если триттер находился в состояния (-1) (транзистор VT2 был открыт, VT1 — закрыт), для запися «О необходимо по разрядной шине  $P_1$  подать потенциал  $U_p$ - $U_{on}$ , сохраняя соотнопение  $U_s$ - $U_s$ . Тики этом товитею делейдет в новое состояние: тран-




Рис. 4.2. Схема запоминающего элемента на двух инверторах ТТЛІ (а) и временные диаграммы его работы (б); схема запоминающего на двух инверторах ИТЛ элемента (в)


зистор VT2 закроется, а VT1 — откроется. Для записи в 39 <1» на шину  $P_1$  следует подать потенциал  $U_p < U_{on}$  и обеспечить соотношение  $U_s > U_{on}$ . Временные диаграммы работы такого 39 показаны на рис. 4.2. б.

Таким образом, у подобных ЗЭ на биподерных транзисторах главими правметрам влажотся пос счатывания 7, а напряжение записи U<sub>2</sub>. Время выборяк данных из ЗУ небольшой емкости и биловримых смемах ТТЛ может составлять ЗО, 40 нс. Важимый параметр ЗУ— попребляемая мощность, ода может составлять О<sub>5</sub>... 15, мВУ/бит. ИУЛ, подволяющих сициять потребляемую мощность по (1) мВУ/бит при премени выборки 150 ис. Принциппальная схема ЗЭ на ИУЛ приведена па рис. 42, в.

### 4.2.2, Запоминающие элементы на МОП-транзисторах

В зависимости от типа 39 на основе МОП-гравзисторов могут бить построени статические вид динамические 3V. В пером случае в качестве 39 служит статический тритгер на р-канальных МОПгравзисторах, а во втором — информация авмоинниется на емиости затвора МОП-гравзистора. ЗУ на МОП-гравзисторах, так же как кородишатной произкольной выборной. В статические и дружкородишатной произкольной выборной.

Пример простейшей схемы 3Э триггера для ЗУ с пословной выборкой приведен на рис. 4.3, а [1]. Триггер образован гравизсгорам УТ1—УТ4, Управление триггером для записи и считывания осущест-



Рнс. 4.3. Схема запоминающего элемента для ЗУ с пословной выборкой (a) и временные днаграммы его работы (б)

вляется переключением траизисторов VT5 и VT6. Временийе дилетрамим работи такого 39 представления в рис. 43.6 В месталюм состояния напряжение на обеку разрядних шниах U<sub>p</sub> и U<sub>p</sub>, развонулю, а в шние слова А потенциал развен напряжению питания схемы. При этом траизисторы VT5 и VT6 закрыты, так как разность потеншвалов между затворами и истоками по абсолютной вещичие меньше порогового напряжения. Тритер находится в одном из устойчивых состояния.

Пусть, напрямер, гравзяетор VT3 открыт, а VT1 закрыт. При записи «1» в шину слова подастей отридительный сигнал, каменяющий напряжение в ней до нудя, одновременно в разрадную жиго упольства подастивать и сигна, выменяющий напряжение в ней до напряжения визакине в ней до напряжения витания U<sub>де</sub>. При этом траизистор VT5 открывается, ак как разпость потециальной. Положительный сигнал поступает на сток VT1 и на затор VT3. Разлость потециально между затором и истоком VT3 становится меньше порогового паряжения, и траизперот закрывается. После закрывания VT3 открывается гранизстор УТ1 и на вестел. После закрывания VT3 открывается гранизстор VT1 и на стоку СТ1 и на стоку СТ2 и становится равлистор меньше постоя и стоуст состоянно «1». Напряжение на стоке VT3 становится равлисть разлистор издо.

Пля записи еф» а ЗЭ необходимо при пулевом наприжении на иние слова подать напряжение U<sub>ж</sub> в разрадирую шину Р. При этом через открытый гранзистор VT6 положительное напряжение, пользая на затвор гранзистора VT1, закрывает его, что пряворит к закрыванию VT3. Для считывания информации, предварительно записанию й з З, необходими подать отридительный сигнат голько из шину слова, възмения в ней напряжение до нуля. При этом транзисторы VT6 и VT6 оказываются открытыми и через транзистор, притекает ток, поступающий в соответствующую разрядкую шину и дее на усилитель считывание.

Схемы запоминающих элементов динамического ЗУ на Р-канальим МОП-травизенторах представлены на рис. 4.4 [1]. Разработаны два варианта ЗЭ для динамических ЗУ: на трех и одном травизегоре. Их схемы представлены на рис. 4.4. В трехтравизегориой этекре памити (рис. 4.4, а) информация хранится в виде заряда на компенпамити (рис. 4.4, а) информация хранится в виде заряда на компен-




Рис. 4.4. Схема запоминающего элемента для динамических ЗУ: а — трехтранзисторная МОП-ячейка; б — однотранзисторная МОП-ячейка

саторе, образованиюм затвором МОН-транзистора VTI и его полложкой. В данной ячейке VT2 — гранзистор считывания, VT3 — записи. В начале шила шили столбара А и В предварительно заряжены до некоторого отридательного потенциала, близкого К В. При
считывания в наформации и ячейки подается потенциал на шипу ситывания, в результате чето транзистор VT2 оказывается в проводящем состоянии. Если комденсатор С заряжен и напряжение на затворе транзистора VT1 превышает поргозос, то этот транзистор
будет открыт и на шилу столбав В попалет потенциал, близкий
к U<sub>2</sub> Если же потенциал на затворе VT1 педостаточен для включений, вымого заряда с соответствующим отрицательным полиценска
Техат гожо утчеж заврая комденскато С со весемене уметы.

Техат гожо утчеж заврая комденскато С со весемене уметы.

Техат гожо учтеж заврая комденскатор С со весемене уметы.

Техат гожо учтеж заврая комденскатор С со весемене уметы.

шается. Время крайским зарика зависит от типа вчейки, тахиологии кнутоговления, вмешных условий и объчно составляет от единиц миллисекуля до нескольких секула. Для восставовления, регенерации респарациейся информации, кранимой в изейке памити, информациопила код циппы столбца инвертируется и вновь записывается в ту заражающего штну столбца А, если штна В сохраняет предварительно запесенный в нее заряд. Если же разряжается пина В, то предварительно запесенный заряд сохраняется штной А, Затем подается потещила на штну записи строки, и затвор транои-гора VII приобретает потещила, спазияй к потещила, штных А, благодаря на штну столбца А подвется нужный информационный кол, который и будет записана в виде заряда на комдемсторое С.

Основным видом ячебки памяти для ДЗУ большой емкости (от 4, ол 16К бит и более) стал одногранизисторый ЗЭ, схема которого показана на рис. 44, б. Такая схема соответствует минимальному часлу интегральных элеметого, приходящемуст на бит данным і формаций. Одногранизисторнам зейка памяти состой во задачной и накальназоцието комденсатора С.

накапливающего ке




Рис. 4.5. Схсма запоминающего элемента на КМОП-траизисторах

## 4.2.3. Запоминающие элементы на КМОП-транзисторах

Применение КМОП-траизисторов позволяет существенно сизилть мощность потребления и поводенть быстродебтаве 39. Схема 39 матрици ОЗУ из КМОП-траизисторах приведена на рис. 4,5. Адресация и запись информация произволятся непосредственной подачей логических уровней по шилам X, 1, и Р. D. Соответственно, выбор 33 существанется польем по шилам 1, 2. D. Соответственно, выбор 33 существанется польем по шилам 1, 3. выбрания въмсент на шилу D' подвется уровень свъ на шилу D' —уровень свъ Ситывание по напряжению производится по шилам D' и D', пря этом шила ситивания Сч сославлеется с шила обсщать.

### 4.2.4. Запоминающие элементы на МНОП-транзисторах

Во весх рассмотренных микроскемах на биполярных и МОПразначегорах для сохранения информации на 32 обазательно валичие напряжения питания. При отключение напряжения питания информация терается. Однако в раде случаев отключение питания инфорходимо, кроме того, возможность хранения информации при отклюктор образовательного должно образовательного ресушною мошцесть, потвебляемую 3УМ загичетельно силкает среднюю мошмость, потвебляемую 3УМ загичетельно силкает среднюю мош-

Интегральная полупроводниковая структура — МНОП-граныстор позволяет построить 30 ус. охраняющее информацию при отключению источнике пятания. В МНОП-гранысторах, в отличие от объемих МОП-структур, между пенекой двускоги кремния и интеламическим электродом затвора помещается слой штрида кремния. Наколление зарядов в области поверхности раздела слоев штрида и двуские кремния двет возможность сохранять няформацию при стилючении косточных вительная в течение вессольких лет [1]. Слой двуские кремния предотвращает перенос зарядов в отсутствие на пряжения на затворе наи когда опо шкаж порогового завляения.

На рис. 4.6 показаны вольт-амперные характеристики (ВАХ) такого ЗЭ, применяемого для построения матриц ПЗУ. Для записи информации в ЗЭ на основе МНОП-структуры на затвор подвется



Рис, 4.6. Вольт-амперная характеристика запоминающего элемента на МНОП-транзисторах

напряжение соответствующего знака При полаче определенного критического отринательного напряжения на границе разлела слоев интрила и лвуокиси кремния возникает заряд, величина которого зависит от амплитулы. илительности импульса напряжения. При этом устанавливается состояние с высоким пороговым напряжением Uпор в. При подаче также некоторого критического положительного напряжения на границе раздела возникает заряд, который снижает пороговое напряжение до величины Unon и. Разность Ипор в-Ипор н= АИпор называется межпороговой зоной [1].

тике, приведенной на рис. 4.6, поизавия высокое  $U_{\rm sop}$  и инмосме  $U_{\rm sop}$  и    $U_{\rm sop}$  и и  $U_{\rm sop}$  и  $U_{\rm sop}$  и и  $U_{$ 

<Ucv⟨Uпор в.

Таким образом, если подать U<sub>\*\*</sub>——З<sub>\*\*</sub>—5 В, то 33, в котором была предварительно запасала «1» (U<sub>\*\*\*</sub>» = 15 В) песейдет в сестояние проводимости. Если же ранее был записат «Ф. (U<sub>\*\*</sub>» = 3 В), при подаче напрыжения сситизавия 30 статега а сакрытым. Сигала счаподаче напрыжения сигаламия 30 статега а каррытым. Сигала счатора и подачения подачения с подачения 
в выходной цепи (в ПЗУ с пословной выборкой).

#### 4.3. Типы запоминающих устройств

Микросхема ЗУ, как правидо, представляет собой функционално авкониенное виделие, что позолает создавать устройства памяти с большой информацию сихостью непосредственным нарацивазанесения информации делятся на оперативные и постоянные; по режиму работы— на статические и динамические; по принципу выборки информации — каторойства с произольной и последователь-





Рис. 4.7. Классификация запоминающих устройств

ной выработкой; по технологии изготовления— на биполярные и униполярные. Классификация микросхем ЗУ, проведенная по этим признакам, показана на рис. 4.7.

Полупроволниковые ЗУ преднаялачены для записи, хранения и сигивания довгной ниформации. На рис. 48 предкланел а новая структурная скема полупровольникового ОЗУ, состоящая из следующих типовых улока изконителя (НК), дешифартора строк и столбцов (DCX, DCУ), устройства записи (УЗ), устройства сунтавания (УС), устройства устранения (УК). В зависимости от контивания (УС). В зависимости от контивания (УС). В зависимости от контивания (УС).



Рнс. 4.8. Структурная схема полупроводникового запомниающего устройства

кретного типа ЗУ те или иные узлы могут отсутствовать в схеме, например ПЗУ пе имеют устройства записи.

При объединении ЗУ в систему памяти используются типовые элементы, связанные с ехолными и выхоллыми схемами. Входиые схемы представляют собой логические элеменгы, через которые информациониые, управляющие и адресиме сигналы поступают в ЗУ. Входные информационные сигналы DI поступают в устройство записн УЗ, которое служит для записи информации в элементы памяти, объединенные в накопителе. Выходные информационные сигналы D0 считываются из ЗУ через устройство считывания УС.

Управляющие сигиалы CS, SEX, SEY, WR/RD поступают в устройство управления УУ и устройство записи УЗ и определяют режим работы ЗУ (запись, хранение, сунтывание виформации) [9]

Оперативные ЗУ используются для введения в процессор ЭВМ новых данных и программ, а также для хранения техущих резуль-

татов или данных, полученных в процессе работы.

Постоянные ЗУ — это устройства, из которых можно считывать только заранее записанную информацию. ПЗУ используются для генерации кола какой-либо программы или данных, которые будут часто повторяться, что избавляет от необходимости загружать программу каждый раз заново. Информация в ПЗУ, в отличне от ОЗУ, записывается на кристадле с изменением его физических свойств. поэтому отключение источника питания не сказывается на содержании записанной информации. В зависимости от способа заиесения ниформации различают ПЗУ масочные и ПЗУ электрические программируемые (однократно программируемые ППЗУ). Соответствующим образом запрограммированные ППЗУ могут быть использованы для реализации различных логических функций. Однако структура ППЗУ не оптимальная для решения этих задач. Более подходящими для этой цели оказались структуры, получивище название «программируемые логические матрицы» (ПЛМ). Их преимущество в том, что их можно запрограммировать в оптимальном варианте с помощью ППЗУ — программаторов. В настоящее время логические матрицы бурно развиваются, их можно интегрировать на одном кристалле вместе с такими распространенными элементами ЗУ, как триггеры.

Статические ЗУ образуются матрицей ЗЭ, каждый из которых может быть установлен в одно из двух возможных осоговний, сохраняющихся при подавном напряжении питания. Основным ЗЭ в СЗУ вявляется смат грантера кала логического элемента. В рабочем осстояния матрица статического ЗУ неперерывно потребляет энергию.

Динамическое ЗУ — это матрица элементов, для которых требуего периодическое восстановление информации. Эту операцию называют регенерацией.

зывают регенераци

В ДЗУ в качестве ЗЭ используется компексатор, в котором информация к раннятся в важе зарама. Зарая на запомивающим компексаторе с течемен временя ученьшается. Для постапольения зарама ребучется перполическая полавряка накомительного компексатора. Скему регенерация для повышения надежности работы ДЗУ пред-почительного компексатора. Остану почительного может сето кристальс. Діннямическая схема памати эффективна для ОЗУ отпосительно большого объемы. Памати марого объема объячно велатическия залементах.

Облучно биполярные ЗУ имеют значительно большее быстродействае, но существено меньшую плотность унаковки элементов по сравнению с униполярными ЗУ. Биполярные ЗУ наиболее эффективны как высокосоростные Офферные ЗУ больших систем. Наиболее широко применяются биполярные ЗУ на ТТЛ- в ОСЛ-структурах. Главное винамите при создания биполярных ЗУ уделяется увеличению плотности унаковки. Как пример такого направления совершенствования технология производства и разработки новых семе ЗЭ

могут служить структуры И2Л.

Запомпающие устройства на рМОП-транзисторах ммогот инпимальную себетонмость, по обладают нижим быстролействием. ЗУ на пМОП-транзисторах по быстролействию в ряде случаев прибыжаются к бипатрыным. ЗУ на ЖМОП-схемах имеют крайне инакую статическую потребляемую мощность и среднее быстролействие. Технодогия прозводства КМОП ЗУ достаточную сложна, и поэтому их

себестоимость выше, чем р- и п-канальных МОП-структур.

Стирание информация в ПЗУ с ультрафиолетовым (УФ) разрушенаем накольнико зарада производятся водаействием в течение 30 мнн ногока УФ-назучения (длина волим \( \lambda \) 4-00 мм), направленното перпецацикулярно паскостот волиного одна коритуа микроскем. При этом должим соблюдаться следующие условия: знертетическая осъщенность УФ-назучения Гь. = 100 Вг/м², интегральная доза обсчения 10 Вг-сусм, температура коритуа индироскемы не более 70°С.

Во избежание повреждений кристаллов статическим электричеством все выводы микросхемы (или платы с распаянными микросхемами) в процессе стирания должны быть закорочены. При неполяюм стирании допускается продолжить облучение по 15 мин так, чтобы общая продолжительность роздействия УФ-паучения и пре-

вышала 1 ч.

В микропроцессорных и вычислительных устройствах нашли широксе применене следующие слоявые типы 3У; регистровая память, встраизвемам в центральный процессорный элемент (общее число реистроз обично 8—14); северхоперативная память (СОЗУ) емкостью примерно 64 слова и временем выборки несколько десятков напоскупц; оперативная память (СОЗУ) емкостью —1.6 Тис. слоя с возможностью наращивания до 65…128 тыс. слоя; ПЗУ емкостью 8… 65 тыс. слоя [1].

### 4.3.1. Оперативные запоминающие устройства

Как правило, микросхемы ОЗУ содержат на одном кристалле матрицу ЗЭ (накопитель), дешифраторы адреса, формирователя, усилители считывания и другие схемы управления, необходимые для фукиноннования ОЗУ.

Из приведенной на рис. 4.7 классификации следует, что ОЗУ можно разделять на две большне группы: статические и динамические. В изколителях статических ОЗУ применяются тритгериме элементы выямть. В ОЗУ динамического типа ЗЗ служих компексатор, в котором информация хранится в форме наличи или отсутствия въргав. Динамическая ЗУ мноот ряд превиуиеств по сравнению со статическими ОЗУ. В таба. 42 приведени основные характеристики от пределения применения применения в таба пределения образовати и пределения в ЗВМ задичных применения.

Таблица 4.2

_	Группы ДЗУ						
Параметр	1	11	111	IV			
Наибольшая емкость, бит/	4K	16K	64K	256K			
Время выборки считывания, ис Потребляемая мощность, иВт/бит	200 400 0,1 0,2	200 300 0,04 0,05	100 200 0,004 0,005	150 200 0,003 0,004			

Преимуществом статических ОЗУ (RAM) перед ДЗУ (RAMD) явленся отсутствие схемы регенерации информации, что значительно упрощает управление СЗУ. Кроме гого, схемы СЗУ имеет, как. правило, один номинал питающего напряжения. Типовые характеритики статических ОЗУ приведены в таба. 4.3. Набольшим быстро-стики статических ОЗУ приведены в таба. 4.3. Набольшим быстро-

Таблица 4.3

Параметр	эсл	ттл	ттлш	изл	пМОП	кмоп
Емкость, бит/крис- талл	256 16K	256 64K	1024 4096	4K8K	4K 16K	4K 16K
Время выборки считывания, ис	10 35	50 100	5060	150	45100	150 300
Потребляе- мая мощ- ность, мВт/бит	2,0	0,03	0,5	0,1 0,07	0,24	0,02

действием обладают биполярные ОЗУ, построениме на основе элементов ЭСЛ и ТТЛШ. Перспектявными являются ОЗУ, построенные на траизисторных структурах И-Л, поволяющих уменьшить плотшадь 3Э до 2000...100 мкм² и синзить мощность потребления до нескольких микроватт на бит при времени выбоком считавания —50...150 кс. Статические ОЗУ на МОП-траизисторах, иссхотря на средиее бистродействие, получила шторкое редпрогранение, что объясивяется существение большей плотистью размещения яческ на крустальс, его уб шполярик ОЗУ. Первые МОП ОЗУ язототавляющих объясивается объясивает объясивает объясивается объясив

Элементы ОЗУ на КМОП-граизисторах изготавливаются по усложнению темпольтуют и колольчуются для построения статических ОЗУ только при необходимости достижения минимальной мощности потребления. В последане годы стал применяться при проектировании статических ОЗУ системно-технический прием, предусматривающий автоматический переход БИС в режим харанения по комичании сигнала выбора. Потребляемая мощность снижается при этом потит на порядок. Привером такой БИС служит статическое

ОЗУ МК4109 фирмы Mostek.

Рассмотрим более подробно характеристики статических и динамических ОЗУ. По состоянию на 1987 г. разработаю и выпускается более 70 схем статических ОЗУ различного схемотехнического исполнения. Достигнута емкость 64К бит при организации 16 разрядов

и времени выборки до 6 нс.

Призимеские ОЗУ представлены в основном серней КРБб 6 масимальной емостью 2561 разря в миниальным времене выборки 150 нг. По сравненно со статическими эти ОЗУ требуют постоянного восстановления выформация — регенерации, премод которой состановлет 1... Вис. Для организации процесса регенерация нежо выборки в представления процесса регенерация нежо выполнять на представления процесса регенерация истальзирается дажной стоим образовательность адресов устаналивается с помощью счетика приращения адреса для дажноры 1 настоящее образовательность представления процесса регенерации сигальнариет дажноры. В настоящее образовательность представления 
### 4.3.2. Постоянные запоминающие устройства

Основные характеристики восьми типов ПЗУ привелены в табл. 4.4. Нанбольшую емкость при наименьшей потребляемой мощности имеют ПЗУ, построенные на основе пМОП-транансторов. Для потребителей выбор типа ПЗУ во многом определяется не только электрическими параметрами этой БИС, но и способами ее программировання. ПЗУ могут программироваться как у потребителя, так и на предприятии-изготовителе. Существуют ПЗУ однократного и многократного программирования. Перепрограммирование некоторых типов ПЗУ можно проводить простой сменой команд.

Таблица 4.4

Параметр	эсл	ттл	ттлш	рМОП	пМОП	Кмоп	мноп	лизмоп
Емкость, бит/крнсталл Время выбор- ки считыва- иня, не Потребляемая мощность, мВт/бит	256 1624 20 0,8	1024 64K 59 35J 0,01 0,5	1024 64K 4585 0,01	4095 8192 500 0,1	8192 65536 30 0,01	64K 50 0,005	16384 35) 0.01	256K 200 0,002

В накопителях масочного ПЗУ используются, как правило, транзисторы, подключенные соответствующим образом к строкам и столбцам накопителя. При этом наличие или отсутствие транзистора в узле пересечения строкн/столбиа соответствует хранению «1» или «0» в элементе памяти накопителя. Иногда используется принудительное закрывание транзисторов накопителя в тех узлах, где должны храниться иули информации. Такое закрывание выполняется на сталин изготовления ПЗУ специальными технологическими приемами [6]. Наиболее простыми являются масочные ПЗУ. Информация в масочные ПЗУ записывается при изготовлении ПЗУ на заволе заменой олного из фотошаблонов. Этот фотошаблон слоя коммутации выполняется в соответствии с пожеланиями заказчика по картам заказа.

Для заказа микросхем предприятие-потребитель оформляет и паправляет предприятию-изготовителю гарантийное письмо на выполнение заказа: карту-заказ (форма которой, как правило, приводится в ТУ на микросхему; перфоленту, содержащую программу о контрольной сумме; заявку с указаннем требуемого числа микросхем. Обычно заказ принимается при изготовлении партии от 50 до 200 микросхем одной прошивки. Масочный способ программирования выгоден в случае крупносерийного производства; при малой тиражности и большой номенклатуре дополнительные затраты на фотошаблоны увеличивают стоимость микросхемы.

Примером заказных масочных ПЗУ могут служить микросхема серий К596, КР1801. Изготовленные по заказу масочные ПЗУ могут иметь так называемые стандартные прошивки, в которые вводится ниформация, чаще всего используемая потребителем при создании вычислительных систем, Это генераторы символов русских, латинских



Рис. 4.9. Схема записи информации в масочном постоянном запоминающем устройстве на биполярных траизисторах

и других алфавитов, арифметические знаки и пифры в различных форматах (5×7; 7×9) с разверткой знаков по горизонтали и вертикали, функции sin, cos и т. п. Предусмотрен выпуск масочных ПЗУ знакогенераторов, выполненных по международному коду № 2 (ГОСТ 15607-70), по кодовой таблице ДКОИ (ГОСТ 19768-70) и кодовой таблице КОИ-7H2 (ГОСТ 13052-74). Масочные ПЗУ (ROM) включают программное обеспечение: редакторы текстов, ассемблеры и операционные системы для наиболее распространенных классов микроЭВМ. Стандартные прошивки имеются в микросхемах К155РЕ21-К155РЕ24, К555РЕ4 (генераторы символов русских, латинских алфавитов, арифметических знаков и цифр): КР505РЕЗ (генераторы символов, функций sin и преобразователи кодов ДКОИ8, КОИВ): КР568РЕ1, КР568РЕ2, КР568РЕ3 (знакогенераторы и программное обеспечение микроЭВМ семейства «Электроника-K1»); КР1610РЕ1 (программное обеспечение микроЭВМ «Искра-226», микропроцессора серии 580). Такие ПЗУ строятся на основе матриц диодов либо биполярных, либо МОП-транзисторов. Диоды включены в схемы ПЗУ в тех пересечениях матрии, которые соответствуют записи «1» и отсутствуют в тех местах, где должны быть записаны «0». Внешине цепи управления днодных ПЗУ очень просты. Так как диодные матрины представляют собой элемент с гальваническими связями, на выходе появляются почти такие же постоянные уровни напряжения, какие подаются на вход, и поэтому отпадает необхолимость в выходном регистре для хранения информации. В масочных ПЗУ, построенных на основе биполярных транзисторов, «1», записываются в те 39 матрины, где базы транзисторов присоединяются к входной линии. Базы транзисторов, соответствующих ячейкам матрицы, в которых должны храниться нули, не подключаются к входпым шинам (рис. 4.9).

Аналогичные ЗУ им МОП-структурах проще, еще ЗУ на биложрим заженитах. Они представляют собя полиме матрины, в которых с1-з авписывается при присоедийении затвора к входу схемы, при защем с4-затвор к входу не подключается, косочные ПЗУ отличаются высохой мадежностью, по не очень удобны погребителю, поскольку имя поли в при за при

Более удобны электрические программируемые ПЗУ (РЯОМ), однако они дают возможность только однократиой записн пужной информации у потребителя путем разрушения элементов структуры ПЗУ под действием приложенного электрического папряжения или тока. Разрушаемыми элементами структуры могут быть специальные проводящие перемычки из металлической или поликреминевой пленки, а также тонкий слой дизлектрика или р-п переходы.

Применение однопрограммируемых ПЗУ в вычислительной системе наяболее недесообразно в небольном количестве. Они внертоизавменых, просты в организации и управлении. Практически все промымленине: типы однопрограммируемых ПЗУ инжеот байтовую (8 разрядов) или полубайтовую (4 разрядов) организацию. Восмыпроцессорных системых с байтовой обработкой данных. Программирование таки. ПЗУ осуществляется на специалымых угоройствахпрограммируемых ПЗУ и в процессе программирования инкросхем ЗУ угором при применения процессе программирования инкросхем ЗУ угором при при применения при несоблюдении инструкции по программированию, каложенной в ТУ на микросхем.

Пля большинства однопрограммируемых ПЗУ в инструкции предусмотрена злектротермотреннровка (ЭТТ), которая проводится чаше всего в течение 168 ч при повышенной температуре с подачей на микпосхему определенного режима. После этого осуществляется контроль записанной информации. Электротермотренировка позволяет обнаруживать перемычки, склонные к восстановлению до эксплуатации ПЗУ. Если в процессе контроля после ЭТТ обнаружена ошнока, допускается повторное программирование. Если ошнока обнаружела повторно, микросхема бракуется. Допускается проводить ЭТТ в составе анпаратуры. Наиболее универсальными являются перепрограмми-(репрограммируемые) ПЗУ-РПЗУ (RPROM), которые изготавливаются на основе МОП-структур и ЛИЗМОП (лавинная нижекция зарядов). Емкость таких РПЗУ достигает 256К бит с организацией 32K×8. Информация стирается с помощью УФ-облучения кристалла. Время выборки считывания таких РПЗУ 0,2...0.5 мкс. В накопителях РПЗУ используются специальные типы транзисторных СТРУКТУР, ИЗМЕНЯЮЩИЕ СВОИ ХАРАКТЕРИСТИКИ ПРИ ПРОГРАММИРОВАНИИ РПЗУ. Это изменение характеристик и служит признаком хранящейся информации.

Успеки в технологии микроскем позволяли солать новые элементы цифовоб аппратуры — ПЛИ, которые нашим вирокое применение в микропропессоримы устройствах управления. Так, а состав серии микро-сем КР556 выполням ПЛИ КР56БРТ и КР56БРТ2, выполняющие функции 16 входных переменных, 18 конъюнкций, 8 выходных функций. Время выборки ПЛИ 70 нс. Смеж КР55БРТ2 ностоткратый кольектор на выходы к КР55БРТ2 — тре состояния.

### 4.4. Основные серии микросхем запоминающих устройств и их функциональный состав

Как было показано выше, основным элементом матрицы ЗУ является ЗЭ, в качестве которого чаще всего применяется тритер. Однако электрические параметры ЗУ зависят не только от свойств ЗЭ, но и от организации БИС памяти.

Основными параметрами микросхем ЗУ являются: емкость, измеряемая числом двончиых единиц информации (бит), хранящихся

Тип микроех°м	Техноло- гия	Емкость, (организа- ция), бит	Время выборки	Ток потребления, мА (тип выхода, время хранения информации при отключенном источние питания, ч)	Условное обозначе- ние корпуса	Номер рисунка
		Статиче	ские (	03¥		-
К155РПЗ	ттл	16(8×2)	45	170,0	239,24-2	См. табл. 2.6, рис. 99
KM155PY2 K500PY145 500PY148	ТТЛ ЭСЛ ЭСЛ	64(16×4) 64(16×4) 64(64×1)	60 10 15	105,0 140 110	201.16-6 238.16-2 238.16-2	2.6, рнс. 99 1 2 См. табл. 2.9, рнс. 30
КР531РУ8	ттлш	64(16×4)	35	110	201.16-16	См. табл. 2.6, рис. 10
KP531P¥9	ттлш	64(16×4)	35	105	201.16-16	См. табл. 2.6, рис. 139
K155PV5 K500PV410 K561PV2A 564PV2A	ТТЛ ЭСЛ КМОП КМОП	256(256×1) 256(256×1) 256(256×1) 256(256×1)	60 25 600 450	140,0 125 0,01 Р≈150 мВт	238.16-2 238.16-2 2106.16-2 4112.16-1	3 4 5 См. табл. 2.13, рис. 41
KP185PV9 132PV1 KP132PV3A KP132PV4A	TTJI nMOII nMOII nOMa	512(512×1) IK(1K×1) IK(1K×1) IK(1K×1)	45 450 60 25	200 70 100 60	2121.28-4 4112.16-2 2103.16-6 2103.16-2	2.13, psc. 41 6 7 8 9
Қ134РУ6	ттл	1K(1K×1)	150	70	4112:16-2	См. табл,
K165PY7 KM185PY7 K500PY415A KP565PY2A K1500PY415	ТТЛ ТТЛ ЭСЛ пМОП ЭСЛ	1024(1024×1) 1K(256×4) 1K(1K×1) 1K(1K×1) 1K(1K×1)	45 45 20 459 20	140,0 155 140 69 150	238.16-2 21.8.22-1 238.16-2 2103.16-8 4106.16-4	2.6, рис. 119 10 11 12 13 См. табл, 2.9, рис. 45
1604P <b>y</b> 1	КМОП	1K(1K×1)	200	3 (динами-	4112.16-1	2.9. pHC. 45
KM185PV8 KM132PV5A KM132PV8A KM132PV9A 537PV2A	TTJI nMOII nMOII nMOII KMOII	2K(256×8) 4K(4K×1) 4K(1K×4) 4K(1K×4) 4K(4K×1)	45 75 60 50 320	ческий) 185 160 150 180 0,3 (режим	2108.22-1 2104.18-1 2104.18-1 2104.18-1 427.18-2	15 16 17 18
KP537P¥3B 537P¥13	КМОП КМОП	4K(4K×1) 4K(1K×4)	150 200	хранения) 20.0 15 (динами-	2107.18-1 427.18-2.02	19 20
537PY14A	Кмоп	4K(4K×1)	110	ческий) 45 (динами-	427.18-2.02	21
K541PУ1A KP541PУ2A KP132PУ6A	И <sup>2</sup> Л И <sup>2</sup> Л nMOП	4K (4K ×1) 4K (1K×4) 16K (16K×1)	70 90 45	95 100 25 (режим	4112.18-1 2102.18-1 2140.60,20-3	22 23 24
KM185P¥10 KP537P¥8A 537P¥8A	ТТЛ КМОП КМОП	16K (16K×1) 16K (2K×8) 16K (2K×8)	50 150 220	хранення) 150 20.0 10 (динами- ческий)	2108.22.1 239.24-2 405.24-2	25 25

Тип микросхем	Техноло- гия	Емкость, (организа- ция), быт	Время выбории	Ток потребления, мА (тип выхода, время хранения информации при отключения источнике питамия, ч)	Условное обозначе- ние корпуса	Номер расунка
537P¥9A	кмоп	16K(2K×8)	240	1 (режим	4131.24-3	26
K1500PY480	эсл	16K(16K×1)	35	хранения) 210	4114.24-3	27
	•	Динамич	еские	03¥		'
KP565P¥1A KP565P¥6B KP565P¥5B K565P¥7B	nMOII nMOII nMOII nMOII	4K(4K×1) 16K(16K×1) 64K(64K×1) 256k(256K×1)	200 120 120 150	490 230 230 340	210A.22-3 2103.16-2 2103.16-8 2103.16-13.01	28 29 30 31
	Постояня	ые ЗУ, програм	миру	емые маски	рованием	
K155PE21	ттл	1K (256×4)	60	130	238.16-2	См. табл. 2.6,
K155PE22	ттл	1K (256×4)	60	130	238.16-2	рнс. 109, а См. табл. 2.6,
K155PE23	ттл	1K (256×4)	60	130	238.16-2	рис. 109, а См. табл. 2.6,
K155PE24	ттл	1K(256×4)	60	130	238.16-2	рнс. 109, а См. табл. 2.6, рнс. 109, б
KP668PE1 541PE1 KA1603PE1	пМОП И <sup>‡</sup> Л ҚМОП	16K(2K×8) 16K(2K×8) 16K(2K×8)	450 100 60	37 90 0,100 (TPH COCTO- SHUR)	2120.24-3 405.24.2 405.24.7	32 33 34
KP568PE2 KP588PE1 K596PE1 KP1801PE2A	pMOII KMOII TTJI nMOII	64K(8K×8) 64K(4K×15) 64K(8K×8) 64K(4K×15)	250 60 350 30	53 3 145 60 (Динами-	2121.28-5 239.24-2 4131.24-3 239.24-1	35 36 37 38
KP568PE3	рМОП	128K(16K×8)	550	ческий) 50	2121.28-5	39
	Постоянны	е ЗУ с электри	ческиз	и программ	рованием	
K500PT416	эсл	1K(256×4)	20	14) (открытый	238.16-2	40
KP556PT4	ттлш	1K (256×4)	70	3601Ттер) 13) (открытый коллектор)	238.16-2	41
556PT4 KP558PT11 K1500PT416	ТТЛШ ТТЛШ ЭСЛ	1K(256×4) 1K(266×4) 1K(256×4)	90 45 20	140 130 140 (открытый	402.16-32 238.16-2 4106.18-4	41 42 См. табл. 2.9,
556PT5	ттлш	4K (512×8)	70	3MHTrep)	4118.24-1	рис. 59 43

				11	родолжени	е таол. 4.
Тип ынкроехем	Техноло-	Емкость, (организа- ция), бит	Вреия выбории	Ток потребления, мА (тип выхода, время хранения информации при отключению нс-точанке питания, ч)	Условное обозначе- ние корпуса	Номер рисунка
KP556PT5	пилт	4K(512×8)	70	190 (открытый	239.24-2	43
KP556PT12 KP556PT13 KP556PT17	ТТЛШ ТТЛШ ТТЛШ	4K (1K ×4) 4K (1K×4) 4K (512×8)	60 50	коллектор) 140 140 175	2104.18-5 2104.18-5 239.24-2	44 45 46
KM1668PT2	ттлш	4K(518×8)	35	(три со- стояния) 185 (три со-	2108.22-1	47
KP556PT14 KP556PT15 556PT6 556PT7 KP556PT18	TTJU TTJU TTJU TTJU TTJU TTJU	6K(2K×4) 8K(2K×4) 16K(2K×8) 16K(2K×8) 16K(2K×8)	60 60 100 100 60	СТОЯНИЯ) 140 140 185 185 180 (ТРИ СО-	210418-5 210418-5 405.24-1 405:24-2 239.24-2	48 49 50 51 52
KP556PT16	ттлш	64K (8K×3)	85	190 (три со- стояния)	239.24-2	53
KM1608PT1	ттлш	256(32×8)	35	115 (трн со- стояния)	201.16-17	54
	Про	граннируеные	noeus	еские матри	Hoe	
556PT1	ттлш	16-входиые переменные	50	180 (динамиче-	4119.28-1	55
KP556PT1	ттлш	48 конъюнк- ций, 8 выход-	70	ская) 170 (открытый	2121.28-1	55
KP556PT2	ттлш	ных функций То же	80	коллектор) 180 (три со-	2121.28-1	56
1515XM1	КМОП	Миогофунк- циональнаи цифровая матрица	6	стояния) 0,5	4135.642	-
K1520XM1 K1520XM2 556PT3	пМОП пМОП ТТЛШ	То же	60	185	4135.54-1 Maker 4-108 4119.28-1	
Постоянны		огократным пер пписьто и стирая			шем с элек	трической
KP558PP1	рМНОП	2K (256×8)	500	20 (суммар- ный ток,	405.24-7	58
558PP1	пМНОП	2K (256×8)	220	3300) 15 (динамиче- ский 3300)	405.24 2	58
						017


					ONONTUNE	е тиом. 4.5			
Тип микросхем	Техиоло- гия	Рмкость, (организа- ция), бит	Время выборки адреса, не	Ток потребления, мА (тип выхода, время хранения информации при отключениом источнияе интания, ч)	Условное обозначе- ине корпуса	Номер рисунка			
KP1601PP1 KP558PP2A KP1601PP3 KM558PP3	pMHOM nMHOM pMHOM nMHOM	4K (1K×4) 16K (2K×8) 16K (2K×8) 64K (8K×8)	1700 350 600 430	39 (5000) 120 (5000) 40 (3000) 80 (15000)	2120,24-3 405,24-7 2121,28-5 2121,28-6	59 60 61 62			
Постоян	ные ЗУ с л	ногократным г	програ	ммировани <i>е</i>	м и УФ-сти	иранием			
К573РФ1 К573РФ2 К573РФ5 К573РФ3 К573РФ4А К573РФ6А К573РФ81А К573РФ8А	пЛИЗМОП пЛИЗМОП пЛИЗМОП пЛИЗМОП пЛИЗМОП пЛИЗМОП пЛИЗМОП пЛИЗМОП пЛИЗМОП	8K (1K×8) 16K (2K×8) 16K (2K×8) 64K (4K×16) 64K (8K×8) 64K (8K×8) 128K (16K×8) 256K (32K×8)	450 450 450 400 300 300 350 350	133 (100 000) 90 (100 000) 100 (150 000) 85 (15 000) 70 (100 000) 120 (43 000) 100 (25 000) 100 (25 000)	2106.24-5 2106.24-5 2106.24-5 2106.24-5 2106.24-5 2121.28-6 2121.28-8 2121.28-8 2121.28-8	63 64 65 66 67 68 69 69			
Ассоциативные ЗУ									
K589PA04	ттлш	16(4×4)	30	120	239.24-2	70			
1 1 1 2 2 1 3 4 4 DI 1 1 6 2 2 1 2 4 4 2 2 2 2 3 3	1 5 7 6 3 4 11 13 5 4 11 15 12 12 12 12 12 12 12 12 12 12 12 12 12	0 D0 2 0 2 15 15 15 15 15 15 15 15 15 15 15 15 15	1 2 3 4 12 13 19 15 5 6 7 10 9	0 1 2 3 4 5 D0	2 0 1 2 2 5 6 4 9 7 5 6 1 7 5 6 1 7 7 5 6 1 7 7 5 6 1 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7	DO 15			


Puc. 2


Puc. 3


Puc. 4


Puc. 1








































в ЗУ; быстродействие, определяемое времеем обращения к ЗУ! (дополнительно быстродействие может быть охгранстриовано также временем записк и временем считывания); мощность всей микростемы ЗУ в пелом. Важной карактеристикой вывлется также степень интеграции, выраженная в числе элементов или эквивалентных логических эмементов из количе.

Разработка микросхем ЗУ идет по двум направлениям: выпускапотих специальные серин ЗУ (маример, 182, 1601, К573) и разрабатываются ЗУ для расширения градиционных серий цифровых микроскем ТГЛ и ЭСО, в состав которых ввесани ОЗУ на 256 бит с продольные документы образования установания образования (ССБРУК), СОУ 1000 1000 город ССБРУК ССБРУК ССБРУК ССБРУК ССБРУК СОУ 1000 1000 город ССБРУК ССБРУК ССБРУК ССБРУК ССБРУК СОУ 1000 город ССБРУК ССБ

Типы и основные характеристики специальных серий микроскем ЗУ, которые нашли применение в ЭВМ промышленного назначения, приведены в табл. 4.5. Как видко из таблицы, максимальная енкость ОЗУ и ПЗУ 256К бит достинута на основе лМОП и пЛИЗМОП микроскем. Приведенные в табл. 4.5 ЗУ могут быть использованы

при построении аппаратуры на базе МПК.

Особый интерес представляют ЗУ, выполненные по технологии МНОП, так как они позволяют сохранять информацию при отключениом напряжении интавия. Например, для микросхем КР558РРЗ время хранения информации составляет 15 000 ч. Вольшие перспективы в области повышения степени интеграции, уменьшения мощтивы в области повышения степения интеграции, уменьшения мощтивы в области повышения области повышения области повышения области.

<sup>&</sup>lt;sup>1</sup> Имеется в виду время от момента подачи сигнала обращения до момента окончания процесса записи или считывания информации из ЗУ.

ности потребления и увеличения быстродействия открываются с дальнейшим совершенствованием таких схемотехнических и технологических направлений, как структуры ТТЛШ, пМОП, КМОП, ЛИЗМОП и МНОП.

Микросхемы, выполненные по технологии ЛИЗМОП на основелавинной вижекции заряда, также позволяют сохранять виформацию при отключения напряжения питания. Для микросхем К573Ро1 это время составляет 100 000 ч, стирание информации производится УФ-облучением.

## Глава 5.

### Аналоговые интегральные микросхемы

#### 5.1. Назначение и применение

Аналоговые микроссемы предвазиваемы для преобразования и обработий сияталов, выменяющихся по акому и еперевняюй функция. Несмотря на широкое применение цифровой обработки информация, навлоговые микроссемы используются как смостоятельно, так и в сочетания с цифровыми микроссемами. К аналоговым микроссемым отностеся усидителя, стабывлаторы выпряжения и теленационациициализирование микроссемы для радиопряемных и теленационных устройств, аналоговые пременожителя сигналов, компараторы, аналоговые ключи и коммутаторы, а также микроссемы для цифро-аналоговое ключи и коммутаторы, а также микроссемы для цифро-аналогового и аналого-цифоворого преобразования информации.

Особенноствии викалоговых микроскем являются большее по сравненню с цифорами число параметров, требуемое для их правильного применения, сложность внутрешей структуры и необходимость нескольках истоичиков питания. Как правыхо, для выполнения заданной функция аналоговые микроскемы требуют подключения внешних элементов, чеслю которых мисла завечительно.

Дать информацию о всех выпускаемых типах микросхем не представляется возможным, поэтому в главе описаны наиболее важные их представители, условные обозначения которых приведены в табл. 51

#### 5.2. Операционные усилители

## 5.2.1. Классификация

Операционнам назавляется усвлитель, предвазиченный для выполнения математических попераций при использовании его а схме с обратной связью. Однако область применения ОУ, выполнениюто в виде микроскемы, значительно шире. Поэтому в нестоящее время под ОУ принято понимать микроскему — усилитель постоящного тока, поводолющий строить удых авпаратуры, функции и технические характеристики которых зависят только от свойств цени обратной связи, в которую он включен.

Тип микросхем	Функциональный аналог	Тип корпуса (см. табл. 1.4)
	Операционные усилител	ntz
КР140УД1	µA702	201.14-1
КР140УД5		201.14-1
КР140УД6	MC1456	2101.8-1
КР140УД7	μΑ741	2101.8-1
КР140УДЗ	μA740	2101.8-1
К140УД11	LM318	301.8-1
КР140УД1208	μΑ776	2101.8-1
КР140УД9	_	2101.8-1
К140УД13	_	301.8-2
КР140УД14	LM308	201.14-1
К140УД17	OP 07E	301.8-2
КР140УД18		2101.8-1
КР140УД20	μΑ747	201.14-1
140УД21	_	301.8-2
К140УД22		301.8-2
140УД23	LF157	301.8-2
140УД24	ICL7650	301.8-2
140УД26	OP37	3101.8-1
140УД27	OP27	3101.8-1
154УД1 154УД2	HA2700	301.8-2
	AD507, HA2530 ~	301.8-2
154УДЗ К157УДЗ	AD509	301.8-2
		201.14-2
К1401УД1	LM2900	201.14-1
К1401УД2	_	201.14-1
К1401УДЗ	_	201.14-1
К1401УД4	Ē	201.14-1
КР1407УД1 КР1407УД2	_	2101.8-1
КР1407УДЗ	_	2101.8-1
K1408VII1	LM343	2101.8-1 201.14-1
К1409УД1	CA3140	
К157УД1	CA3140	3101.8-2 201.14-1
КР544УД1	-	2101.8-1
	μA740	2101.8-1
КР544УД2 КМ551УД1	CA3130	201.14-8
КМ551УД1	μΑ725	201.14-8
К553УД1	TBA931	201.14-1
К553УД2	μΑ709	201.14-1
КР574УД1	LM101 AD513	2101.8-1
КР574УД2	ADSIS	2101.8-1
КФ1032УД1	TAB1042	Φ08.16-1
1416УД1	TAB1042	402.16-6
1422УД1	uA791	4116.8-2
К1423УД1	1CL7612	310110.8-2.01
К1423УД2	-	310110.8-2.01

		Продолжение табл. 5.1
Тип микросхем	Функциональный аналог	Тип корпуса (см. табл. 1.4)
КР1427УД1	NE5517	2103.16-8
К1423УДЗ	LM392	4103.8-1
КР1401УД5	LM358	2101.8-1 1102.9-5
К1429УД1	L272	1102.9-5
	. Компараторы	
KP521CA4	SE527K	201.14-1
K554CA1	uA711	201.14-1
K554CA2	μA710	201.14-1
K554CA3	LM111	201.14-1
K521CA5	_	401.14-4
K1121CA1		4112.16-3
K1401CA1	LM339	2102.14-2
K1401CA2	LM2901	2102.14-2
A	налоговые перемножите	*AU
KP140MA1	_	201.14-1
КР525ПС1	MC1595 -	201.14-10
Қ525ПС2	AD530	201.14-10
КМ525ПС3	-	201.14-1
КР525ПС3	-	201.14-1
Схемы	для телевизионных при	емников
K174VP1	TBA-120	201.14-1
K174VP2	TBA-140	238.12-1
K174VP4	TBA-1200	201.14-1
K174YP5	TDA-2541	238.16-2
Κ174ΑΦ1	TBA-920	238.16-2
К174АФ4	TBA-530	238.16-2
К174АФ5	TDA-2530 1/2TCA-640	238.16-2
K174XA1 K174XA8	TCA-650	238.16-2 238.16-2
К174ПС4	I CA-030	201.14-1
K174XA9	TCA-640	238,16-2
K174XA11	TDA-2591	238.16-2
K174XA16	TDA-3521	239.24-2
K174XA17	TDA-3501	239.24-2
K174VK1	TCA-660	238.16-2
К174УП1	TBA-570	238.16-2
К174ГЛ1	TDA-1170	238.12-1
K1003KH1	SAS580	2104.18-3
K1003KH2	SAS590	2104.18-3
K1003KH3	-	2104.18-3
К1106ХП1	- 1	2121.28-1
К1106ХП2	~	2121.28-1 2121.28-1
К1106ХП3	_	2121.20-1

		Продолжение табл. 5.1
Тип микросхем	Функциональный аналог	Тип корпуса (см. табл. 1.4)
KP1021VP1	TDA3541	238, 16-2
KP1021XA1	TDA2582	238.16-2
KP1021XA2	TDA2578A	2104.18-7
KP1021XA3	TDA3591	239.24-2
KP1021XA4	A3562A, TDA3562A	2121.28-5
K1021XA5	TDA35620, TDA36520	«БЛИК»
K1021VH1	TDA2611A	1102.9-5
	Карата по	I IKOB
K157XA1	1	201.14-1
K157XA2	_	201.14-1
K174¥P3	_	201.14-1
K174XA2	_	201.14-1
K174XA6	_	238.18-3
K174XA10	_	238.16-2
K174XA12		238.16-1
K174XA14	_	2120-2-5
К174ПСІ	S042	201.14-1
K174VP7	TCA770	238.16-1
K174YP8	TDA2545	2103.16-9
174VP9	1DA2040	238.18-1
K174XA15	TDA1062	238.16-2
K174XA19	TDA1093, TDA1093B	2103.16-9
КА1508ХЛ1	CX775	«Изабелла»
KP1015XK2	MPD2819	238.18-3
KP1015XK3	MPD2819C	238.18-3
	Усилители низкой часто	191
К174УН3	1	201.14-1
K1749H4	_	238.12-1
K174YH5	_	238.12-1
K174YH7	TBA-810	238.16-2
K174YH8	_	238.16-2
К174УН9	_	2104.12-1
K174YH10		238.16-2
K174VH11	TDA-2020	201.14-1
K174VH12	TCA-730	238.16-2
K174VH13	1CA-130	238.16-1
K174VH14		1501.5-1
X174VH15		1503.IO.11-1
X174VH18	AN7145M, AN7146M	1503.1-1
КФ174УН17	TA7688	Ф08.16-1
K174VH19	TDA2030	1501.5-1
K157YH1		201.14-1
К538УН1	LM382	301.8-2
KP538VH3		2101.8-1

		Продолжение табл. 5.1		
Тип микросхем	Функциональный аналог	Тип корпуса (см. табл. 1.4)		
Цис	ро-аналоговые преобраз	ователи		
КР572ПА1	AD7520	201.16-12		
<b>К</b> 572ПА2	AD7545	4134.48-2		
K594ПА1	AD562	405.24-2		
К1108ПА1	HI562	2106.24-1		
К1118ПА2	TDC1016J	2105.24-3		
КР1118ПАЗ	SP976B	210b.24.3		
КР1118ПА4		210B.24-3		
КМ1118ПА1	MC10318	2103.16-4		
Κ417ΠΑ1	DAC85C	160.40-1		
К417ПА2	DAC85C-CB1	160.40-1		
K427ПА1	DAC9377	4130.40-1		
Ана	лого-цифровые преобразо	рватели		
К572ПВ1	AD7570	4134.48-2		
КР572ПВ2	IC 7101	4134.48-2		
К572ПВ4	TLC532A	2121.28-6		
КР572ПВ5	LCL7106	2123.40-2		
К1107ПВ1	TDC1014	2207.48-1		
К1107ПВ2	TDC1007	2136.64-1		
К1107ПВ3	SDA5020	201.16-13		
К1107ПВ4	TDC1025	2136.64-1		
К1108ПВ1	TDCI013	210B.24-1		
КР1108ПП1	VFC-32KP	201.14-2		
К1113ПВ1	AD571KD	238.18-1		
K1100CK2	LF-398	201.14-1		
K1100CK3	-	201.14-1		
	Коммутаторы	1		
K190КТ1П	MEM2009	201.14-1		
К190КТ2П	LM160	201.14-1		
KP590KT1	AD7519	238.16-2		
KP590KH1	3708	238.16-2		
543KH1	AV-6-4016	429.42-1		
543KH2	DG506	429.42-1		
543KH3	DG201	429.42-1		
K591KH1	MEM5116	212.32-1		
K591KH2	HI 507	212.32-1		
K591KH3	HI 506	212.32-1		
KP590KH2	HI 1800	238.16-2		
K590KH3	HI 509A	402.16-2		
KP590KH6	HI 508A	238.16-2		
K590KH14	CD22100	427.18-1		
K591KH4	CD22102	212.32-1		

Окончание табл. 5,1						
Тип микросхем	Функциональный аналог	Тип корпуса (см. табл. 1.4)				
	Ключи					
KP590KH4 KP590KH5 KP590KH7 K590KH8 590KH11 590KH12 590KH12 K1109KH2 K1109KH2	HI 5043 HI 201 HI 5046 SD5000 DG509, MUD807M AD7591 HI 401 D1510 ULN2001A	238.16-2 238.16-2 238.16-2 402.16-18 402.16-18 427.18-1 402.16-18 2104.18-4 238.16-3				

	Стаоилизаторы	
KP142EH1 KP142EH2 K142EH3 K142EH4 K142EH5 K142EH6 K142EH8 K142EH9 K142EH11 142EH10	μΑ723 μΑ723 — — — — — — — — — — — — — — — — — — —	2102.14-1 2102.14-1 4116.8-2 4116.8-2 4116.8-2 4116.4-2 4116.4-2 4116.4-2 402.16-7 4116.4-2 4116.4-2

Интегральный ОУ имеет следующие основные параметры:

 Коэффициент усиления напряжения К<sub>уп</sub> — отношение изменения выходного напряжения к вызвавшему его изменению входного напряжения. В общем случае коэффициент напряжения ОУ, не охваченного обратной связью, равен произведению Кон всех его каскалов. В настоящее время Ку некоторых усилителей по постоянному току превышает 3-106. Однако значение его уменьшается с ростом частоты входного сигнала, при этом суммарная амплитудно-частотная характеристика (АЧХ) имеет столько изломов, сколько усилительных каскадов в ОУ. Қаждый каскад на высоких частотах вносит фазовый слвиг, который влияет на устойчивую работу ОУ, охваченного отрицательной обратной связью (ООС). Устойчивой работы усилительных каскалов ОУ лобиваются ввелением частотной коррекции — внешних нагрузочных RC-цепей. Для стабилизации двухкаскадного усилителя обычно требуется одна цепь, трехкаскадного - две. Миогие ОУ последних выпусков не требуют внешних цепей коррекции, так как в их схему уже введены необходимые элементы.

2. Частота единичного усиления f<sub>1</sub> — значение частоты входного сигнала, при котором значение коэффициента усиления напряжения ОУ падает до единицы. Этот параметр определяет максимально реализуемую полосу усиления ОУ. Выходное напряжение на этой частоте инже, чем для постоянного тока примерно в 30 раз.

 Максимальное выходное напряжение: Unit макс — максимальное значение выходного напряження, при котором искажения не превышают заданного значения. В отечественной практике этот параметр измеряется относительно нулевого потенциала как в положительную, так и в отрицательную сторону ± U выд макс. В зарубсжных каталогах приводят значение максимального диапазона выходных напряжений, который равен 20-иг. Выходное напряжение измеряется при определенном сопротивлении нагрузки. При уменьшении сопротивления нагрузки величниа Uniax маке уменьшается.

4. Скорость иарастаиня выходного напряжения  $v_{U_{\rm BUY}}$ шение изменения U-ых от 10 ло 90% от своего иоминального значения ко времени, за которое произошло это изменение. Параметр характеризует скорость отклика ОУ на ступенчатое изменение сигнала на входе; при измерении ОУ охвачен ООС с общим коэффи-

пиентом усиления от 1 по 10

 Напряжение смещения Пем — значение напряжения, которос иеобходимо подать на вход ОУ, чтобы на выходе напряжение было равно иулю. Операционный усилитель реализуется в виде микросхе-МЫ СО ЗНАЧИТЕЛЬНЫМ ЧИСЛОМ ТВАИЗИСТОВОВ, ХАВАКТЕВИСТИКИ КОТОРЫХ нмеют разброс по параметрам, что приводит к появлению постоянного напряжения на выходе в отсутствие сигнала на входе. Параметр U. помогает разработчикам рассчитывать схемы устройств, подбирать иоминалы компенсационных резисторов.

6. Входиме токи І -- токи, протекающие через входиме контакты ОУ. Эти токи обусловлены базовыми токами входных биполярных траизисторов и токами утечки затворов для ОУ с полевыми транзисторами на входе. Входные токи, проходя через внутрениее сопротивление источника сигнала, создают падения напряжений, которые могут вызывать появление напряжения на выходе в отсутст-

вие сигнала на входе.

7. Разность входных токов  $\Delta I_{sx}$ . Входные токи могут отличаться друг от друга на 10...20 %. Зная разность входных токов, можно легко подобрать иоминал балаисировочного резистора.

Все параметры ОУ изменяют свое значение — дрейфуют с изменением температуры. Особенно важными дрейфами являются:

8. Прейф напряжения смешения АЦем.

Дрейф разности входиых токов ДАІ.

 Максимальное входное напряжение U<sub>вх</sub> — напряжение. прикладываемое между входиыми выводами ОУ, превышение которого ведет к выходу параметров за установленные границы или разрушенню прибора. В таблицах приводятся значения ± U., в зарубеж-

ной литературе — абсолютные значения диапазона. .

 Максимальное синфазное входное напряжение Unred — наибольшее значение напряжения, прикладываемого одновременно к обони входиым выводам ОУ относительно иулевого потенциала. превышение которого нарушает работоспособность прибора. В отечественной документации приводят модуль величины Uнк сф. а в зарубежной — диапазон.

 Коэффициент ослабления снифазиого сигнала Кос сф — отношение коэффициента усиления напряжения, приложенного между входами ОУ, к коэффициенту усиления общего для обоих входов напряжения.

13. Выходной ток Гыкт — максимальное значение выходного ток ОУ, при котором гранитаруется работоспособность прибора. Это значение определяет минимальное сопротвъление натружил. Очень важно при расечете комплекского сопротвъление натружил. Очень нажно при предусмента образователя образов

Часто вместо значения I<sub>мах</sub> в документации приводят минимальное значение сопротнявления нагрузки Ra. Большая часть Оу, разработанных в последнее время, имеет каксад, ограничивающий велиници выходилого окас при высванном замижания выходилого контакта на шигу источника питания или изуженой потенциал. Предсъявания выходилог том пра этон— том короткого замижания I<sub>s</sub>, развен 25 мА.

Конструкторы и технологи микросхем ОУ постоянно ищут способы улучшения основных параметров приборов: увеличения  $\mathbf{K}_{yU}$   $\mathbf{f}_{1}$ ,  $\sigma_{\mathbf{U}_{hWB}}$  и др. Применяя схемотехнические решения и вводя новые

технологические приемы, стараются синять значения «паравитных параметры (и., 1<sub>2</sub>, 1<sub>3</sub>, 1<sub>4</sub>, 1<sub>4</sub>, 1<sub>4</sub>, 1<sub>5</sub>), 1<sub>5</sub>, 1<sub>6</sub>, 1<sub>6</sub>, 1<sub>6</sub>, 1<sub>5</sub>, 1<sub>6</sub>, 
Как результат поисков и эволюции слемотехивческих и техноо-ических решений был создав ряд OV, который согласно квалификации по ГОСТ 4.465—86 делится на: универсальные (общего применения), у которых  $K_{\rm FU}$ —10.10;  $t_1$ —1,5.10 МП; прецияннонные (инструментальные) с  $K_{\rm TU}$ >0,5.10 и так арматический кламич мальми уровнями  $U_{\rm cov}$ <0,5 мВ н его дейфа; быстрофектатующие со скоростью нарастания выходного напряжения  $v_{\rm TU}$   $\simeq$  20 В/мкс; ретулируемые (инкромощиме) с током потреболения  $t_{\rm cov}$  на  $K_{\rm FU}$   $\approx$  20 В/мкс; ретулируемые (инкромощиме) с током потреболения  $t_{\rm cov}$  на  $K_{\rm FU}$   $\approx$  20 В/мкс; ретулируемые (инкромощиме) с током потреболения  $t_{\rm cov}$  на  $K_{\rm FU}$   $\approx$  20 В/мкс; ретулируемые (инкромощиме) с током потреболения  $t_{\rm cov}$  на  $K_{\rm FU}$   $\approx$  10 В данной главе отдельно рассматриваются инстоизнальные ОУ и ОУ с повышенным выходямым характерстивами  $U_{\rm cov}$  и  $U_{\rm cov}$  на  $V_{\rm FU}$   $V_{\rm F$ 

# 5.2.2. Универсальные операционные усилители

На рис. 5.1, а приведена базовая скема двухкаскадного универсального ОУ, содержащая водлюй двуференциальный усилитель-(гравиясторы VTI — VT4) и второй каскад усиления с общим эмиттером (травиясторы VT5, VT6). На выходе семы включен двухтактный усилитель мощности — эмиттерный повторитель, работаюший в режиме АВ. Второй коаксад работает как интегратор на высоких частотах, поскольку от коалектора на инвертирующий вход (базу VT5) включен коидексатор коррекция С<sub>т</sub>-230 гм. Давное интегрирующее звено дает единственный полюс для амплитудной частотной характъристики ОУ.

Работу входного дифференциального каскада можно пропланострировать диаграммой распределения токов (рис. 5.1, б). В отсутствие входного напряжения токи эмиттеров транячеторов VT1 и V12 равки величине 1, поэтому одинаковы и токи эмиттеров траняцегоров ров VT3 и V14. Пры этом полагаем, то базовые токи траняцегорой




Рис. 5.1. Базовая схема двухкаскадного универсального операционного усилителя:

д — упрощенная принципиальная схема; б — эпюры токов дифференциального каскала.

преизбрежным малы. При идентичности технологических параметров транистров пох VT4 всега будет равен гоху VT3 такое жилочене транистров называют серхалом токов». Потенциал точки В, выхода дифференциального усилителя, равен примерио  $2U_{53}$ . Когда появляется ваприжение между входами ОУ, токи эмиттеров VT1 в VT2 взменяются на  $\pm g_{\rm ml}U_{\rm hd}/2$ , где  $g_{\rm ml}=1/2\Phi_T-$  крутизна усиления транистрогід  $q_T \approx 26$  Мал

Допустим, что ток транзистора VT1 получил прирашение  $\Delta I = -g_{m1}U_{sx}/2$ . Тогда ток VT2 должен уменьшиться на величину  $-g_{m1}U_{sx}/2$ , поскольку оба транзистора питаются от генератора ста-бильного тока (ГСТ).

Нагрузка «зеркало токов» удванявает именение тока А¹мых и выкоде первого каскада "Вействительно, в тожиу В втекает ток сигнала 1<sub>махи</sub> = −241, поскольку второе прирашение А¹ сеть отклик
кольекторной цент транянстора VI4 на знаменение его базового наприжения, которое, в свою очередь, вызвано приращением тока
транянстора VI5 на величари Аї. Палес епитал усиливтель воизмаккадом (гранянсторы VI5 и VI5) и поступает на учелитель мошмости ОУ, транянсторы VI5 и VI5) и поступает на учелитель мошмости ОУ, транянсторы VI5 и VI5) и поступает на учелитель мошмости ОУ, транянсторы VI5 и VI5) и поступает на учелитель мошмости ОУ, транянсторы VI5 и VI5) и поступает на учелитель мошмости ОУ, транянсторы VI5 и VI5) и поступает на учелитель мошмости ОУ, транянсторы VI5 и VI5) и поступает на учелитель мошмости ОУ, транянсторы VI5 и VI5) и поступает предости объема объем

Коэффициент усиления напряжения ОУ на высокой частоге зависит в основном от частотных свойств второго каскада — интегратора:  $K_{yQ}(\omega) = U_{aux}(\omega)/U_{ax}(\omega) = g_{aux}/U_{c}(\omega) = g_{aux}(\omega_c)$ , гас  $C_a$ —мкость корректиующего кондемсатора;  $\omega = 2\pi f_{ax}$ ;  $f_{ax}$ —частота входиого сигнала.




Рис. 5.2. Операционный усилитель КР140УД7:

 $a \to$  схема включення в режиме повторителя;  $\delta -$  схема подключения конденсатора для увеличения скорости нарастания выколыки наприжений. В скобках указаны выводым микроскемы КР140УД708




Рис. 5.3. Принципиальная электрическая схема операционного усилителя K553УД2

22-300

Тип микросхем	KyU×16*	U <sub>CM</sub> ,	ΔU <sub>CM</sub> , MKB/°C	I <sub>вх</sub> , нА	ΔI <sub>BX</sub> , BA	í,, Мřц
KP140V/II KP140V/I6 KP140V/I6 KP140V/I6 KP140V/I7 KP140V/I7 KP140V/I7 KP140V/I14 KP140V/I14 KP140V/I14 KP140V/I15 KP140V/I15 KP140V/I15 KP544V/I1 K553V/I1 K553V/I1 K553V/I1	2 1 70 70 50 50 35 50 25 50 25 25 20 20	7 5 5 5 4 4 20 5 2 10 10 15 7,5	20 20 20 6 6 50 35 — 20 1,5	8·10 <sup>3</sup> 10 <sup>4</sup> 30 30 200 200 0,2 100 2 1 0,2 0,15 200 1,5·10 <sup>3</sup>	1,5·10 <sup>3</sup> 5·10 <sup>3</sup> 10 10 50 50 0,15 - 0,2 0,05 0,05 50 500 1,2	5 14 1 0,8 0,8 1 0,3 5 1

тотной коррекцин (рис. 5.2, a). Для увеличения скорости нарвастания выходного напряжения до 10 В/мкс к выводу 12 подключается конденсатор С1 емкостью 150 пФ (рис. 5.2, б). Схема балансировки ОУ.




Рис. 5.4. Схемы частотной коррекции операционного усилителя K553УД (a-e) и их частотные зависимости ( $\epsilon$ ,  $\partial$ ):

a— стандартная;  $\delta$ — с максимальной амплатудой сигнала;  $\delta$ — с опереженнем по ВЧ-составляющим;  $\epsilon$ — для режима малого сигнала;  $\delta$ — для режима большого сигнала;  $\delta$ — для режима

_								
	в/мкс	К <sub>ос сф</sub> ,	UBX,	Uвх сф.	U <sub>BMX</sub> ,	I <sub>вых</sub> , мА (R <sub>E</sub> , кОм)	U <sub>HII</sub> , B	Inot,
	0,5 6 2,5 2,5 4 0 10 0 10 5 5 2 12 2 0,5 4	60 80 80 70 70 64 80 85 80 70 80 70	1,5 3 15 12 12 12 10 7 10 10	3 6 11 11 11 11 12 6 13,5 10 10 10	6 6,5 11 11,5 11,5 10 10 13 11,5 11 10 10 10	3 3 25 25 20 20 20 22 20 (2) (2) (2) (1,8)	±12,6 ±12,6 ±15 ±15 ±15 ±15 ±15 ±15 ±15 ±15	8 12 2,8 2,8 2,8 5,0 8,0 0,6 4 10 3,5 6 8,5 6

состоит из одного внешнего переменного резистора, подключасмого к выводам 3 и 9. Параметры микросхемы приведены в табл. 5.2. Операционный усилитель К553УД2 (рис. 5.3) не имет внут-

Операционный услангель K553V/I2 (рис. 5.3) не имеет внутренией частотиой коррекции. С целью уведичения частоти единичного услаения в схеме входного каскада применены двужколлекторные транзметстворы, что позволяет уменьшить кругизму входного каскала  $g_{mi}=1/\Phi_{T}$  за счет ответвления части тока эмиттеров VT6 и VT10 через эторой коллектор в цень сменения. Так как оба коллектора равны по площада, то крутизна  $g_{mi}=1/2\Phi_{T}$  и частота единичного услаения скемы полишеность среднению с услагием КР140VII7. Зависимость колффициента услагиения от частоти для ОУ КSSSVI 28 колросктвоуется ответствому биль быль с составлению с услагием.

Улучшение технологии изготовления ОУ дало возможность в еди-



Рнс. 5.5. Операционный усилитель КР544УД1:

a — условное графическое обозначение; b — зависимость коэффициента усналения от частоты; b — зависимость входного тока от температуры




Рис. 5.6. Условное графическое обозначение операционных усилителей КР140УД8, КР140УД18

ном технологическом шикле на одном кристадле получать биполярные и высококачественные полевые транзисторы (ПТ). Пара согласованных по параметрам полевых транзисторов часто используется для уменьшения входных токов ОУ до уровня токов утечки затворов. Это, в свою очерель, позволило создать полупроводниковые ОУ. обладающие входным сопротивлением 10<sup>11</sup>...10<sup>13</sup> Ом. а следовательно, и входными токами. приближающимися к 0.1 нА. как, например, ОУ КР544УЛ1 (рис. 5.5, а). Этот биполяриополевой ОУ построен по двухкаскалной схеме. Полевые тран-

зисторы позволяют подавать большие лифференциальные входные напряжения на уровне единиц вольт, в то время как простой билодярный входной каскад (см. рнс. 5.1, б) переводится в насыщение сигналом ±26 мВ. Большое допустимое входное напряжение значительно расширяет верхнюю частоту полосы усиления ОУ в режиме большого сигнала на выходе, В схеме усилителя применяется внутренияя частотная коррекция. Балансировка напряжения смещения производится подключением переменного резистора к выводам 1-8. Биполярно-полевые ОУ уступают, как правило, чисто биполярным по уровням смещения нуля и их дрейфам. Выпускаются ОУ КР544УД1А (параметры приведены в табл. 5.2), КР544УД1Б (К<sub>итт</sub>=20·10<sup>3</sup>, U<sub>см</sub>=50 мВ, I<sub>вх</sub>= =1 нА, U<sub>m</sub>=10 мкВ в полосе частот 0,1,,,10 Гц), Зависимости К., (f) и I. (T) показаны на рис. 5.5, б, в соответственно. На рис. 5.6 привелена схема более сложного ОУ КР140УЛ8, входной каскал которого построен на п-канальных ПТ с затворами, образованными запертыми р-п переходами. Генератор стабильного тока второго каскала также выполнен на аналогичном ПТ. Оконечный каскал ОУ имест схему, сходную с ОУ КР544УД1. Коррекция частотной характеристики осуществлена внутренним конденсатором емкостью 33 пФ.

На рис. 5.7, а показана упрощенная принципнальная электрическая схема биполярно-полевого ОУ с р-канальными ПТ, имеющими структуру металя— окисса— полупроводник (МОП). Операционный усилитель КР1409УД1 имеет входной полевой дифференциальный

усилитель, схема питания которого стабильными токами также построена на МОП-транзисторах.

Специалывая свема на дводах VDI — VD8 и особав взавиопровикающая стриктура входимх транзисторов VTI и VT8 люзополиму уменьшить напряжение смеценяя нуля до 15 мВ при остальных параметрах, соответствующих параметрам (от напа КР140У/18 Смецитель может работать в швиромом далавоме патающего напряжения может работать в швиромом далавоме патающего напряжения +5 в OX KP140У/186 вмест  $K_{\gamma \zeta} = 10^{\gamma_1}$  1.2-2 гд.;  $v_{\gamma \gamma_{\rm max}} = 18$  Дмис ов 1  $z_{\rm period} = 2.5$  мА. Зависимости входими током и разлюсти входими током от температуры пливаедены на рис 5.7.6.




Рис. 5.7. Операционный усилитель КР1409УД1:

a — упрощенная принципиальная электрическая схема;  $\delta$  — зависимости входных токов 3, 4 от температуры; 1, 3 — группа Б: 2, 4 — группа А

Операционный усилитель КРІ40УД18 продолжает ряд биполярпо-полевых ОУ. Входные токи Газ< 1 й по взооляют широко непользовать ОУ в схемах интеграторов, работающих с большими постоянными времени при малых емкостях. Цоколевка микросхемы КР140УД18 соответствует цоколевке микросхемы КР140УД8.

Въодные токи полевах транзисторов, которые вляются токами учеки, сильмо зависят от температуры. При изменении температуры при учеки, сильмо зависят от температуры на 100 °С входной ток увеличивается на два порядка и достигает десятков наноманер (си. рис. 55, в). Куюм того, ОУ с полевыми транзисторами имеет большое напряжение смещения (до 30.50 мВ) и значительный температурный дрейф (40 мкВ/С). Перечисленные причины заставили разработвиков ОУ искать другие пути для улучшения храмятелейтик учекнятелей.

Для получения малого значения входного тока можно использовать биполяриме транзисторым, у которых комфициент уследням по току превышает 5000. Транзисторы со сверхамсоким комфициентом уследням по току — супербега-транзисторы получаются из п-р-п гравнистором путем дополнительной змиттерной диффузии. Однако при этом узенешается наприжение архобо этих транзистором. Сочепозволько памера, по подагается по получить обучения по сравнению с 0У на ПТ пефебания кодиных доветствентик Up. 12 довется на при составления по подучить обучения по сравнению с 0У на ПТ пефебания кодиных доветсяющих Up. 12 довется по подучить обучения по сравне-

В отличие от ОУ КР140УД6, в схеме ОУ КР140УД14 (рис. 5.8, а) супербета-транзисторы применены во всех каскадах, что позволило




Рис. 5.8. Операционный усилитель КР140УД14:

a — условное графическое обозначение;  $\delta$  — зависимость входных токов от температуры; s — зависимость коэффициента услугиям на услугиям старытеристика

получить уровень вхолного тока  $\mathbf{I}_{xx}$  менее 1.5 вA во всем температурном дивалоне (рне. 5.6.). Коррежиня АЧХ ОУ осуществляется внешиния цепяли коррежиня (рис. 58, e). На рис. 5.9 приведена схема включения еще одного ОУ этого направляения КЦФОУДСР. Разность входимх токою  $\Delta \mathbf{I}_{xx} < \mathbf{Z}$  и  $\mathbf{A}$  в джапазоне температур -10...  $\mathbf{w} + 55^{\circ} < \mathbf{C}$ , а при температуре  $25^{\circ} < \mathbf{C}$  не превишает Q, 5 н.

## 5.2.3. Прецизионные операционные усилители

"В имерительных устройствах необходимо усиливать без искажения саябке энектрические сигналы датенков, сопровождемые значительным уровнем синфазных, температурных и других, помех. Пренавленный усилитель, используемый для этих целей, дожем обладать не только очень большим важчениями коэффициентов усиления (болько очень большим важчениям коэффициентов усиления (болько очень большим входным сопротявлением. Для построняя такого услагителя, изольшем только очень большим колдным сопротявлением. Для построняя такого услагителя, изольшем облеко посложителя для под услагителя и поливостью училения по по почень облеко вспользуется два-три ОУ общего применения с исскомыми поряжителя разгиствомы облеков посложуются два-три ОУ общего применения с исскомыми разграфителя разгиствомы ООС, поскомыму погрешность услагителя в лительной муер будет зависеть от их температурного коэффициента.

Понемлемую схему инструментального усилителя можно получить, если на входе уинверсального ОУ использовать специальный прецизионный усилитель с небольшим коэффициентом усиления напряження, но с высоким вхолным сопротивлением и малыми прейфами напряжения смешения. Такой входной каскад обеспечит точный прием и неискажениую передачу информации для дальнейшей обработки на универсальный ОУ, который, в свою очередь, обеспечит требуемый коэффициент усиления K<sub>yU</sub>>500·103. В настоящее время по этому принци-



Рис. 5.9. Операцнонный усилитель К140УД22

пу разработано несколько полупроводниковых ОУ (табл. 5.3). Операзработано несколько полупроводинковах об (таби, б.б). Опения нуля Uсм<0,5 мВ, малые уровни дрейфа и шумов и К-и>10°. Но основным свойством этого ОУ является то, что он позволяет поллерживать с высокой точностью большое значение коэффициента усиления ОУ замкиутого ООС. Можно получить Кус = 1000±0,3 %. Характеристики усилителя обеспечиваются принципиальной схемой входного каскада, который построен по простой дифференциальной схеме с реанстивными нагрузками (рис. 5.10). Однако для уменьшения дрейфов входные транзисторы VT1 и VT3 представляют собой параллельные соединения двух транзисторов (рис. 5.10, б). Уменьшение теплового воздействия со стороны элементов мошных выходных транзисторов достигается специальным размещением входного каскада. Транзисторы VT1 и VT3 занимают большую плошаль на кристалле (приблизительно его третью часть) и размещены крест-накрест. Остальная часть ОУ соответствует схеме обычного двухкаскадного ОУ. Амплитудно-частотная характеристика ОУ корректируется двумя цепями частотной коррекции (рис. 5.10. в). Зависимость Куп от частоты разомкнутого усилителя показана на рис. 5.10, г, а АЧХ ОУ в режиме масштабного усилителя - на рис. 5.10, д. В табл. 5.3 для ОУ КМ551УД1 указан коэффициент влияния нсточника питання К ... ил. Операционный усилитель КР140УЛ17 имеет виутреннюю схему

частотиой коррекции и может работать в дияпазоне інтиноцих изпряженяй ±3..±18 В. Типовая схема его выкочения и схема балансировки пряводени на рис. 5.11. Для этого усилителя гарантируются състуощие шумова в крактеректики: сиектральная плотисть напряжения шумов в полосе частот 0..500 Гц не менее 38 нВ/V Тп при R,=0 в 600 нВ/V Тп при R,=200 кОм. Остальные параметры ОУ КРНОУДТ калесифинуруются по двуи группам А и Б. Параметры для микросхем группи А привелены я таба. 5.3, для группы Б: К<sub>У</sub>U= =120 -10: U.—150 мВ: 1:—12 в А.

На рис. 5.12 приведены микросхемы типов 140УД26 и 140УД27, выполненных по базовой технологии ОУ К140УД17. Микросхемы ниеют коэффициент усиления напряжения  $K_{yt} > 10^8$  и предназначены для построения масштабного усилителя с коэффициентом, рав-

Тип микросхены	K <sub>yU</sub> ×10 <sup>8</sup>	U <sub>СМ</sub> , мкВ	ΔU <sub>CM</sub> , MKB/°C	I <sub>BX</sub> , nA	К <sub>ос сф</sub>	-
K140VД13 K140VД17A 140VД21 140VД24 140VД26B 140VД26B 140VД27B 140VД27B 140VД27B 140VД27B 140VД27B 140VД27B 140VД27B 140VД27B 140VД27B 140VД17B KM551VД1B KM551VД1B KM551VД1B	0,01 200 10 <sup>3</sup> 10 <sup>3</sup> 10 <sup>7</sup> 10 <sup>7</sup> 0,7-10 <sup>3</sup> 10 <sup>3</sup> 0,7-10 <sup>3</sup> 500 250 1,2-10 <sup>3</sup>	50 75 60 5 25 60 100 25 60 100 1,5·10 <sup>3</sup> 2,5·10 <sup>3</sup>	0,5 3 0,5 0,05 0,6 1,3 1,8 0,6 1,8 10	0,2 3,8 0,5 0,01 35 50 75 35 50 75 20 35 6	90 - 106 - 110 - 120 - 114 - 114 - 114 - 108 - 100 - 94 - 100 - 94 - 94	

<sup>\*</sup> При R.= 0. Δf-0., 500 Ги.

ным 1000. Возможно снижение коэффициента. Однако при коэффициенте усиления масштабного усилителя менее 5 устойчивость ОУ не обеспечнвается. Параметры усилителей приведены в табл. 5.3. Усилители 140УД26 и 140УД27 выполнены в одинаковых корпусах, имеют аналогичное расположение выводов, однако различаются по техническим характеристикам. Микросхема 140УД26 предназначена для работы в низкочастотных устройствах, в то время как микросхема 140УД27 — в высокочастотных. Оба усилителя работают от двух источников питания Unn=±15 B±10 % и выпускаются трех типономиналов А. Б. В. различающихся значениями параметров и их температурных дренфов.

Давно известный способ точного усиления постоянного тока путем модуляции его в переменный, усиления переменного тока и обратного преобразования - демодулирования нашел применение и в микросхемах. Он позволяет реализовать схемы инструментальных ОУ с напряжением смещения и его дрейфом в 5, а с входными токами в 10° раз ниже, чем в ОУ прямого усиления. Такой способ позволяет реализовать прецизнонные ОУ по более технологичной МОП-технологии. На рис. 5.13, а приредена структурная схема прецизионного предусилителя К140УД13, построенного на КМОПструктурах. Усилитель имеет Котт = 10, Кос сф = - 90 дВ и Uсм = = 0.05 мВ, малые температурные и временные дрейфы Ucu и AInv.

Входной сигнал, поступающий на микросхему, преобразуется в НЧ модуляторе 1 в переменное напряжение, определяемое частотой генератора 5. Затем сигнал усиливается усилителем переменного тока 2, демодулируется 3 и поступает на фильтр НЧ 4 для восста-

новления первоначального частотного спектра.

На рис. 5.13, б приведена основная схема включения микросхемы К140УЛ13 (модулятор, УНЧ, демодулятор и генератор реализованы внутри микросхемы). Конденсатор С1 является времязадаю-

	К <sub>вл ип</sub> * мкВ/В	Е <sub>ш</sub> , кВ/√ Гц	U <sub>вх сф</sub> .	R <sub>H</sub>	U <sub>BMX</sub> , B	Inor, MA	Ugn, B
Î	94 дБ 110 дБ 1 10 10 10 10 10 10 20 10 90 дБ	38* 	15 10 2 11 11 11 11 11 11 13,5 13,5	(6) . 2 10 2 2 2 2 2 2 2 2 (6)	1,0 10,5 4,7 12 11,5 12 11,5 10 10	25 5,5 5,5 4,7 4,7 4,7 4,7 5,7 5 5 6	#15 #15 #15 #15 #15 #15 #15 #15 #15 #15

щим для генератора импульсов. Низкочастотный фильтр реализован вие микросхемы на R1 и C3, при этом верхияя частота фильтра  $I_n = 1/(2\pi R_1 C_3)$ .

Микросхема К140УД13 может работать при запуске внутреннего генератора — мультивибратора от внешнего генератора синусондальных сигналов положительной полярности частотой 1...10 кГи, амилитулой 6..7 В.

На пис. 5.13. в приведена принципиальная схема прецизионного усилителя, построенного на базе микросхем К140УД13 и КР140УЛ6. Усилитель имеет K<sub>vU</sub>>1000 при ΔU<sub>ск</sub>=0,5 мкВ°/С. Микросхема К140УД13 реализует предусилитель с Коп≈2, главная задача которого - обеспечить качественное измерение характеристик, а микросхема КР140УД6 реализует усилитель с К 500. По указанному выше принципу в настоящее время разработан ряд микросхем. На рис. 5.14 приведена схема включения ОУ внутренней импульсной стабилизацией типа 140УД21. Данная схема реализует усилитель с коэффициентом усиления К, 1=1000. Для устойчивой работы ОУ, охваченного обратной связью с коэффициентом усиления 70 дБ ≤ «К...т.«140 дБ, необходимо использовать корректирующую цепь: параллельно резистору R<sub>oo</sub> включить емкость C<sub>к</sub>, которую выбира-ют из условия R<sub>oc</sub>C<sub>к</sub>≥1/2π МГц. С целью подавления помех от внутреннего генератора импульсов рекомендуется на входах 2 и 3 иметь одинаковые сопротивления. На рис. 5.15 приведена схема включения ОУ типа 140УД24, выполненного по КМОП-технологии с карманами п-типа. По своим характеристикам он превосходит все типы прецизионных ОУ и имеет Ucw < 5 мкВ. Inv = 10-2 иА. fi = =2 МГц н v<sub>Uвых</sub> >2,5 В/мкс.




Рис. 5.10. Операционный усилитель КМ551УД1:

а— условное графическое обозначение;  $\delta$ — схема входного каскада;  $\theta$ — основная схема частотной коррекция;  $\delta$ — АЧХ разомкнутого усилителя Кривал  $R_1$ , Ом  $R_2$ , Ом  $C_2$ , n  $\Phi$   $C_3$ , n  $\Phi$ 

 Зависимость коэффициента усиления от частоты, элементов обратной связи и частотной коррекции в режиме масштабного усилителя




Рис. 5.11. Операционный усилитель КР140УД17

Рис. 5.12. Операционные усилители 140УД26, 140УД27





Рис. 5.13. Операционный усилитель с МДМ-каналом: a—структурная скема; б—микросхема К140УДіз; а—принципнальная схема операционного услаителя с МДМ-квизлом




Рис, 5.14, Операционный усилитель 140УД21

Рис. 5.15. Операционный усилитель 140УД24

# 5.2.4. Быстродействующие операционные усилители

Ограниченное быстродействие — один из существенных педостатков стандартных ОУ. Усилители общего назначения с коррекцией до частоты единичного усиления имеют малосигнальную полосу частот около 1 МГи и скорость нарастания выходного напряжения приблазительно до 0,6 В/мкс, Этот ведостатом можно пресдолеть, если вве-



PRC. 3.10. Операщнониям уславитель из тоо дата
 а — принципиальная электраческая семы; б, от схомы частотной коррекции,
 применяемые соответственно для уменьшения времени установления и умеличения скорости вырастания выходимого напряжения

сти в схему ОУ высокочастотный (ВЧ) канал. Существует много способов построения ВЧ-квала, которые в основном отличаются схемами включения корректирующих целей и тяпом пряменяемых усилительных какадов. Полупроводияюмые ОУ, хотя и обладают малими парамятивые смостами, все же в могут об специальных которы об предоставления образоваться об предоставления об кождодо должен быть постоем на интегральном р-п-р транзисторе.

Тип микросхемы	Kyu×10*	V <sub>Untax</sub> * B/mc	fr. MFq	UGM, MB	I <sub>nx</sub> , nA	Unsix, B	R <sub>H</sub> , кОм	Unu. B	Inor. MA
КР140УД11	50	+50; -20	15	4	250	12	2	±15	8
154УД2	10	+150; -75	-	2	10	20	2	±15	6
154УДЗ КР544УД2 КР574УД1 КР574УД2 140УД23	8 20 50 25 50	80 20 50 15 30	15 10 2 10	9 30 50 50 5	200 0,1 0,5 1 0,1	9,5 10 10 10 10 10,5	2 2 2 -	±15 ±15 ±15 ±15 ±15	7 7 8 10 7,5

В настоящее время создан ряд быстродействующих ОУ (табл. 5.4). отличающихся способом построения ВЧ-канала. Например, ОУ КР140УД11 (рнс. 5.16, а) выполнен по планарно-эпитакснальной технологии с изоляцией р-п переходом, имеет скорость нарастания выходного напряжения 50 В/мкс и частоту единичного усиления 15 МГи. Широкополосность для этого ОУ — результат применения в схеме ВЧ-канала, по которому высокочастотные составляющие «обходят» низкоскоростной р-п-р транзистор. Кроме того, за счет оригинальной схемы ОУ отличается высокой стабильностью параметров во всем днапазоне питающих напряжений ±5...±16 %. Этот ОУ построен по трехкаскалной схеме. Для увеличения входного сопротивления первый лифференциальный каскал построен на составных транзисторах по схеме общий коллектор — общий эмиттер (транзисторы VT8. VT10, VT20, VT19). Для расширения полосы усиления в эмиттеры его усилительных транзисторов VT10 и VT19 включены резисторы R7 H R13.

Быстролействующие усилители менее устойчивы по сравнению с универсальными ОУ, поэтому для предотвращения генерации в схеме необходимо уменьшить паразитную емкость между выходом ОУ и его инвертирующим входом. Для уменьшения указанной емкости применяют специальные внешние цепи коррекции (рис. 5.16, б, в). состав которых зависит от задачи, которую решает ОУ. Балансировка усилителя осуществляется включением переменного резистора между выводами 1 и 5. Транзисторы микросхемы, выполненные в специальных карманах, изолированных слоем окиси креминя, имеют более высокочастотные свойства по сравненню с транзисторами. изолированными р-п-переходом. На рис. 5.17 приведена микросхема 154УД2, состоящая из дифференциального входного усилительного каскада, второго каскада на транзисторах, включенных по схеме Дарлингтона, и мощного выходного каскада. Повышение быстродействия ОУ до 75 В/мкс достигается в основном введением ВЧ канада со входа ОУ на базы транзнеторов выходного каскада. Для исключения возбуждення на выходе в схему ОУ введены глубокая ООС н схема внутренней частотной коррекции, охватывающая второй каскад. Операционный усилитель типа 154УД2 имеет защиту от перегрузок по входу и выходу.



1549ДЗ						
	W	D 000	m	6		
3		,				
8	FC		+11	7		
5	k R					
1	× R		-U :	4		

Рис. 5.17., Операционный усилитель 154УЛ2

Рис. 5.18. Операционный усилитель 154УДЗ

Далыейшее повышение скорости нарастания ОУ можно получить, ссли уменьшить число каскадаю усльения напражения. Так, ОУ 164/ДЗ (рис. 5.18) имеет один дифференциальный каскад усиления напражения с минтерильни реэкторими для расширения как дипаваона допустимых эколими сигналов, так и частотного дипавана. Однокаскарыный ОУ имеет один излом частотной тарактеристики и представилет собой колебательного звено первого портака, которое работает устобично без колебательного звено первого портака, которое позволямо польсить быстролействие ОУ 154УДЗ по 80 В/мкс. Міюте быстролействие ОУ 154УДЗ по 80 В/мкс.

многие омстроденствующие ОУ строятся по онполярно-полевов схеме. Полевой входиой каская имеет сверявьскойс в кодине сопротивление, но ток его питания можно выбрать в десятки раз большим, чем биполярного входного каскада. Отсюда получается много большая скорость перезаряда конденсатора короектии АЧХ С.

На рис. 5.19 приведена схема включения биполярно-полевого ОУ КР544УД2. Входной каскад его построен на п-канальных ПТ с затворами, изолированными р-п переходями. Для уменьшения входной емкости выходного каскада в схеме имеется согласующий

#### KP5449A2






Рис. 5.19. Операционный усилитель КР544УЛ2

Рис. 5.20. Операционный усилилитель 140У П23

п-канальный полевой траизистор, что позволяет увеличить скорость

нарастания выходного напряжения до 20 В/мкс.

Еще одини вариантом биполярно-полевой схеми с п-ханальными гранисторими на входе вклагеся ОУ КР574/211. За исключением гипа проводимости входямх МОП-гранисторов, даесь в основном опоторена привиливальная схема ОУ КР644/211 (см. рис. 5.57). Охвходе ОУ повышает схорость нараставии выходного напряжения до 
ВОВ /мкс. На рис. 520 приведена микросська быстродействующего 
ОУ 140У123, выполненяюто по комбинированной биполярие-полевой 
стамла. В схеме інприво инспользуются многокольекторные биполяри 
стамла. В схеме інприво инспользуются многокольекторные биполяри 
боту микросським по постоянному току.

#### 5.2.5. Микромощные и регулируемые операционные усилители

Для применения в аппаратуре, работающей в режиме ожидания (чает с автомимым питанием), требуются ОУ, потреблюцие малую мощность от источника питания. На рис. 521 приведена схема включения ОУ типа К1423УП, предлазичениюто для работы в устройствах с отравиченной мощностью потребления, для построитью ров, устройств выборки и хранения и др. проблета, добротных фильтров, устройств выборки и хранения и др.

Міккроскема может работать в даввазове напряжений источников патания 4-09\_4.8 В, п. н. 18\_1.6 в, при этом маскимальное възков патания 4-09\_4.8 в, п. н. 18\_1.6 в, при этом маскимальное възков патания станува при в том в том в том в том в том может паментателя путем изменения в только напряжения питания, по и тома регулярования. Ток регулярования устаналивает рабочий режим витуреннего стаблилатора, который, в свою очерець, подвеживает рабочие потещитали травиястором усклителя. В табл. 5.5 полнесения параметом УФ в заличных режима.

Операционный усилитель типа К140УД12 может работать как микромощимй и как ОУ общего павижения. Усилитель предвазначен для работы в широком диапазоне изглающих напражений ±12... ±18 В и построен по двукаскадной схеме. Скорректирована АЧХ одним внутренним коласи-котором. Предусмотрена защита выходного долим внутренним коласи-котором. Предусмотрена защита выходного

каскада от перегрузки, а также зашита от триггерного режима. Основное отличие этого усилителя заключается в том, что режим внутреннего стабилизатора-регулятора, который определяет всю работу ОУ по постоянному току, задается извне. Выбором тока смещення стабилизаторарегулятора можно изменять ток потребления ОУ от 1 мкА до параметров, свойственных универсальным ОУ общего применения. На рис. 5.22, д-г показаны схемы, которые иллюстрируют способы задания тока стабилизатора-регулятора. Параметры ОУ при различных токах смещения привелены в табл. 5.5.



Рис. 5.21. Операционный усилитель К1423УД1

Тип микросхемы	K <sub>yU</sub> ×10 <sup>a</sup>	U <sub>CM</sub> ,	l <sub>вх</sub> , нА	Δl <sub>Bx</sub> , nA	11 (lcp),	
К1423УД1	10 10 10	5 5 5	1·10-3 1·10-3 1·10-8	5·10-4 5·10-4 5·10-4	0,044 0,48 1,4	
КР140УД12 КР140УД1208	50 50 100 100	5 5 5	7,5 50 7,5 50	3 15 3 15	(0,01) (0,1) (0,01) (0,1)	
154УД1 КР1407УД1 КР1407УД2 КР1407УД3	200 10 50 10	5 5 5 5	20 1·10³ 300 5·10³	10	6* 3 0,2**	

<sup>\*</sup> При U <sub>вых</sub> =3 мВ, K<sub>yU</sub>=100. \*\* При U <sub>вых</sub> =0,3 В, K<sub>yU</sub>=50.





Рис. 5,22. Схема подачи тока управления операционного усилителя КР140УД12

Таблица 5.5

	v <sub>Uвых</sub> , В/мкс	K <sub>occo</sub> ,	U <sub>BNX</sub> . B	IBHX. MA (RBHX' KOM)	Inot MKA	U <sub>nn</sub> , B	1 <sub>упр</sub> , мкА	
	1.6·10-2 1.6·10-1 1,6	70 70 70	0,9U <sub>HB</sub>	Ξ	10 100 1 · 10 <sup>3</sup>	±1,3	10 100 1000	
	0,03 0,035 0,1 0,8	70 70 70 70 70	2 2,1 10 10	2,9 5 2 10	25 125 30 170	±3 ±3 ±15 ±15	1,5 15 1,5 15	
(	10 10 0,5 5	86	12 +1; -2 U <sub>mn</sub> -2	(2) 2,5 (2) 2,5	120 8 0,1	±15 ±5 ±12 ±6	=	



а — схема включення; 6 — АЧХ;
 в — записимость амплитуды выходеого вапряжения от частоты



Рис. 5.24. Операционный усилитель КР1407УД1

Основной нелостаток К1423УЛ1 и КР140УЛ1208 - их низкое быстродействие: 0.1...0.3 В/ мкс. Улучшения скоростных свойств микромощных ОУ можно добиться за счет совершенствования технологии, позволяющей формировать высокочастотные «вертикальные» р-п-р траизисторы совместно с п-р-п траизисторами на креминевых структурах с диэлектрической изоляцией, Так. ОУ 154УД1 построен на комплементарных траизисторах с коллекторными областями созланиыми метолами нонного легипования и дополнительной диффузии, Этот ОУ имеет олии

усилительный каскад со сложной дивамической вагрузкой и однопльской АУА, что поволься обеспечить стабильность скемы при замклугой петае обратной саязи за счет минимальной емкости корректирующего коллексторы, шутигрующего споротивление нагрузки усилительного каскада. Скорость нарастания выходного напряжения определяется превзардмо этого колденсатора и достигате 10 В/мкс

при токе потребления Іпот≪0,1 мА.

На рис. 523, а— в показан основной способ включения ОУ 164УДІ, приведения ЧХУ расомачутого уселителя и зависимоста включения АУХ представляет обоб передаточную фузикию с дополнительным полюсом, обусловленым емкостью нагрузки, Для компексация этого полока рекомендуется цунтировать ревистор исполнительным польсом, обусловленым емкостью и агрузки, Для компексация этого полока рекомендуется цунтировать ревистор исполнительной малой внешней корректирующей емкостью Се.

В табл. 56 приведены электрические параметры микроскем серин КР9407 портрамменруемых малошуменцик ОУ. Электрические параметры нормируются током управления. Возможны различные вързатия подключение вывода I для задания режиме; подключение через воромирующий резистор к положительному выводу псточника питания кли подключение попровто напряжения к выводу. На рис. 524 показана микроскема КР1407УЛІ. Намачения выводов миктоскем КР1407УЛІ с не МР407УЛІ з смедалают с микроскемом КР1407УЛІ с не КР1407УЛІ з контаратор ток микроскемом КР1407УЛІ з крабодного ток предоставляющей по предоста

КР1407УД1.


Таблица 5.6


Тип микросхемы	Kyu×10°	UBMX' B	Index. A	Ucm' MB	Inx. HA	f., Mra	VUBBIX B/MKC	luor, MA	Uau, B
К157УД1 КР1408УД1 1422УД1	50 70 50	12 19 12	0,41 0,1 1	5 8 5	500 40 500	0,5 0,5 —	0,5 1,5	9 5 25	±15 ±27 ±15

# 5.2.6. Мощные и высоковольтные операционные усилители

Операционный усыпитель K157УД1 представляет собой мощный усыпитель выхолыми током, по 1 А, постренный по классической двухижекалной скеме на основе полутроводниковой темпологии с изолишей р-п перекодом (рм. с 525, ой. Вуметала ОУ помещей в прямо-угольный пластимассовый корису, позволяющий рассенвать значительную мощного. Характеристики ОУ привелени на рис. 525, об. обращения рассенвать значительную мощного. Характеристики ОУ правлесты инкроскема типа 142УД1. Значение маскильального выхолюто тока равно 1 А. Усн. литель имеет внутреннюю скему частотной коррекции, что значительно уменьшает число необходимых внеших залечентов.

Описанные выше ОУ предназначены для работы от неточников иптання с наряжением ±16. В, с связи с чем маскимальное выходное напряжение усмятелей не может превышать напряжения источников питания; Поэтому для получения выпатуды выходитого напряжения более 16 В в узлак РЭА на базе обычных ОУ требуются усмять предоставления обычных ОУ пребуются ком месс чижнает пвадежность этих схем. Усмащеят их харажетовить-





23\*




Рис. 5.26. Операционный усилитель КР1408УД1

ки и увеличивает габарітные размеры узла. Высоковольтный ОУ КР1408УД1 позволяет избежать применения дополинтельных влементов, поскольку дает амплитуду выходного наприжения не менее ±19 В и может работать от всточников питания с напряжением ±27 В.

На рис. 5.26 приведена упрощенная принципнальная схема ОУ КР1408УД1, работающего от евысоковольтных» источников питания ±27 В и отдающего в нагрузку ток до 100 мА. Характеристики ОУ К15туД1, КР1408УД1 и 1422УД1 приведены в табл. 5.6.

# 5.2.7. Многоканальные операционные усилители

Широкое применение при построения видлоговых и чифровых удов находят микроссмих, освержащие в доцом корпусе несколько ОУ. Таким способом удается являнтельно уменьшить габеритные различно пределения образовать по своим электрическим карактеристикам и электрической съем идентивано ОУ типа КР140УДО УД (таба. 5.7). На рис. 527 приведено условное графическое обозначение микростемы КР140УДО образовато различения по различения по своим за поставление микростемы КР140УДО образовато с по стоя образовато с поставление микростемы КР140УДО образовато образовато с поставления поставления по ставления по став

Микроския К157/JZ представляет собой двужкивальный ОУ с общим на оба квивал стабивизатором, уставливающим режим усилителей (рис. 5.28). Каждый ОУ построен по двужкождаюй скеме и ниест К<sub>уд-5</sub>50 10°. Выходной каскар досситата на ток нарузим до 45 мА. На частоте 20 кТ и значение К<sub>Ц</sub> падяет до 300..800. Выпускается микроскема К157/JZ, у которой все параметры и ноколенка соответствует миккоскем К157/JZ, за всключение И<sub>ин</sub> ==

=3 мкВ.




Рис. 5.27. Операционный усилитель КР140УД20 Рис. 5.28. Операционный усилитель К157УД2

Микросхема КМ155УЛ2 солержит ява ОУ, соответствующих по параметрам мнкросхеме КР140УЛ7. На рис. 5,29 привелена схема размещения усилителей в прямоугольном керамическом корпу-се, Микросхема КР57УД2 имеет два ОУ биполярно-полевого типа, аналогичных ОУ КР574УЛ1, однако скорость нарастания выходного напряжения у них значительно инже из-за необходимости температурной стабильности кристалла. Микросхема КР1426УЛ1 (рнс. 5.30, б) содержит два ОУ с расширенным динамическим днапазоном, выполнена по биполярной технологии с изоляцией окислом, имеет на выходе Uш <0.14 мВ при напряжении питания 18 В± ±2 % и коэффициент гармоник K,=0.05 % на частоте for=1 кГи и Unv = 100 мВ (схему включения) и предназначена для построения корректирующего усилителя магнитной головки звукоснимателя, Мнкросхема КР1427УД1 (рис. 5.31, а) представляет сдвоенный регулируемый ОУ с токовым выхолом. В состав микросхемы кроме двух регулируемых усилителей входят два отдельных эмиттерных повторителя. При подключении к ОУ буферного каскала выходное напряжение может достигать 13 В. Максимальный выходной ток 300 мА при Unn=±13.5 В. Ток по выводу управления I<sub>v</sub>=0.5 мА, U. = 60 MB H R = 330 OM.

Микросхема К1423УЛ2 (рис. 5.31, 6) содержит два ОУ, выполненных по планарио-анитаскальной технологии с изоляцией р-п переходом. Каждый ОУ работает в диапазоне питающих напряжений 5..30 В и по своим характеристикам соответствует универсальным усилителям.

Микросхема К1423УДЗ содержит два мошных ОУ. близких посми характернствкам ОУ тыма К157УД1. Кажаый ОУ может отдавать в натрузку ток до 1 А. Общая мощность рассенвания микросхемой равна 1 Вт. Максимальное выходное напряжение  $U_{\text{вид}} =$  $\pm \pm 11$  В получено при  $I_{\text{зад}} = 0.5$  А.  $U_{\text{gas}} = \pm 15$  В.

Микроскема К1429УД1 состоит на двух инаковольтных ОУ в одном корпусе. Схема размещения ОУ в микроскеме приведена на рис. 5.32. Микроскема может работать от источников питания ±0,9.,±5,5 В. Параметры, указанные в табл. 5.7, измерены при

Тип мякро схемы	K <sub>yU×10s</sub>	U <sub>см</sub> , мВ	I <sub>BX</sub> (ΔΙ <sub>BX</sub> ).	í, MΓu
К140УД20 К157УД2 КМ551УД2 КР1427УД1 К1423УД2	50 50 5 5,4**	5 10 5 - 7	200 500 	0,55 1* 0,8 2
К1423УД3 КР1426УД1 К157УД3 КР1429УД1	3 60 50 10	15 5 10 15	(50) 2·10³ 500 0,05	- 1* -

• Частота спеза.

 Частота среза.
 Крутизна, измеряемая в мкСм. \*\*\* Мощность, рассеивлемая всей микросхемой,

Тып микросхем	R <sub>yU</sub> ×10 <sup>a</sup>	U <sub>см</sub> , мВ	IBX, HA	í, МГц	V <sub>UBMX</sub> , B/mkc	
К1401УД1 К1401УД2 К1401УД3 К1401УД4 КФ1032УД1 1416УД1	2 50 50 50 25 5.	5 6 7,5 5	150 150 250 1 50 5 · 10 <sup>3</sup>	2,5 2,5 2,5 2,5 1	0,5 0,35 — — 5	

сопротивлении нагрузки R<sub>\*</sub>=100 кОм и напряжении питания U<sub>\*\*</sub>= = ±5 B.

Микросхемы серии К1401 представляют пример сборок, состоящих из четырех ОУ. Так, микросхема К1401УД1 содержит четыре ОУ, работающих от общих шин питания при напряжениях ±2... ...±15 В, Каждый ОУ имеет Кур=2-103, полосу пропускания до 2,5 МГц, Максимально допустимый выходной ток каждого усилителя зависит от схемы подключения нагрузки. При включении нагрузки между выходом и положительным источником питающего напряжения І положен превышать 1 мА, а при подключении R. к отрицательному источнику питающего напряжения I<sub>вых малс</sub><10 мА При работе ОУ от источника питающего напряжения +5 В коэффициент усиления К<sub>у</sub>и>700, а U<sub>вых</sub>>2,8 В. Ток потребления четырех ОУ при Unn=±15 В и отсутствии входного сигиала не превышает 8.5 мА. Максимально допустимая мощность рассенвания корпусом микросхемы не превышает 400 мВт. На рис, 5,33 приведено условное графическое обозначение микросхемы. Такое же обозначение имеет микросхема К1401УД2 с напряжением

VUBBER B/MKC	I <sub>вых</sub> , мА (R <sub>н</sub> , кОм)	U <sub>BMX</sub> , B	I <sub>пот</sub> , мА	U <sub>HII</sub> , B	Примечание
0,3 0,5 0,03 3	20 43 (2) — (2)	11,5 13 11,5 10,5 Ugg—2	2,8 7 10 4 2,5	±15 ±15 ±15 ±15 ±15	P <sub>pac</sub> =300 MBr
5 05	500 (2) 45 (100)	10,5 U <sub>min</sub> 2 13 0,9 U <sub>min</sub>	- 7 14	±12 +18 ±15 ±5	P <sub>psc</sub> =1 Br U <sub>швх</sub> =3 мкВ U <sub>вх</sub> =0,6 U <sub>пп</sub>

# Таблица 5.8

Ещ, иВ/√Гц	ſ <sub>BЫX</sub> , MA	U <sub>BMX</sub> , B	1 <sub>пот</sub> . мА	U <sub>HH</sub> , B	Регули- руемые
50 3	10 10 10 5 2 2,5	12,5 12 12 10 U <sub>HII</sub> —0,9	8,5 3 2,5 11 8	±15 ±15 ±15 ±15 ±1,2 ±6	+ + + + +

питания  $\pm 1,5.,\pm 16,5$  В для группы А и от 3 до  $\pm 16,5$  В для группы В (обычно работает от  $U_{nn} = +5$  В). Технические характеристики ОУ микросхем серон К 1401 понведены в табл. 5.8

На рис. 534 приводено условное графическое обозначение микросским КН401УД5, также содержащий в изграф ОУ. Режим работы усилителей по постоянному току заравления позоложет регулирования том управления. Делавъзой тока узравления позоложет регулирования том управления. Делавъзой тока узравления позоложет регулировать весены мормы на въряметры ОУ с током управления  $I_{\rm PP}$ =10 мкА. Дапавъзом павряжения интерия микросском КН401УД3 ± 1.5. ±16 В. Условное графическое обозвачение микросском КН401УД4 отличается от обозвачения КН401УД4 навъв овъзриченом випрохения пита-си от обозвачения КН401УД4 навъв овъзриченом випрохения пита-пот обозвачения КН401УД4 ±5...±15 В.  $K_{\rm ex}$  оъ 76 дъ Кооффициент раздоления клалов более 100 дъ 3ДС шум Е $_{\rm Se}$  «В ЈУ ТВ. Вес услагители серии КН401 долускают подачу на вход синфазного напряжения  $U_{\rm ex}$  «Се 2 $U_{\rm Ex}$ —3 $I_{\rm P}$  —2 и диффесрепцияльного  $U_{\rm ex}$  ( $U_{\rm Ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm Ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm Ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm Ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm Ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm ex}$ —3 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm ex}$ —4 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm ex}$ —4 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm ex}$ —4 $I_{\rm P}$ ) — и дифесрепцияльного  $U_{\rm ex}$  ( $U_{\rm ex}$ —4 $I_{\rm ex}$ ) — и дифесрепцияльного  $U_{\rm ex$ 



Рис. 5.29. Операционный усилитель КМ551УЛ2

Микросхема КФ1031УД1 (рис. 5.36) содержит два низковольтных ОУ и два компаратора. Параметры ОУ даны в табл. 5.8. Коэффициент

усиления напряжения ОУ Куи > 25·10<sup>3</sup> при R<sub>n</sub>=1 кОм и токе управления І<sub>упр</sub>=8 мкА. На рис. 5.37 приведены условные графические обозначения ОУ, широко применяемых в РЭА.




Рис. 5.30. Операционные усилители КР574УД2, КР1426УД1

# 5.3. Компараторы

КОМПараторы маляются специальния розаниями ОУ с цифференциальным колоом в одинечным кал парафазими цифромым выходом. Входной каская, компараторя построей аналогией стемы ОУ пработает в линебівмо реклим. На выходе компараторя формируются сигналы высокого логического урозня, если разность входных сигналом меньше паратисяния срабатывания компаратора, яна исккого логического урозня, если разность "входных сигналов превышает напряжение срабатыванных компаратора. На один якод компаратора подается исследуемый сигнал, на другой — опорный потенциал.

Основными параметрами компараторов являются: чувствительность U<sub>вх мин</sub> (точность, с которой компаратор может различать




Рис. 5.31. Сдвоенные операционные усилители КР1427УД1, К1423УД2

входной и опорный сигналы), бысгродействие  $t_{\rm asp}$  (скорость отклика, определяемая задержкой срабатывания и временем нарастания сигнала), нагрузочная способность (способность компаратора управлять определенным числом входов цифровых микроскем). Паламетов нажиболее распростравенных интегральных компараторов праметов нажиболее распростравенных интегральных компараторов

приведены в табл. 5.9.

Компаратор К554СА2 (ркс. 5.38) имеет два дифференциальных усинительных жаскадь, выходовой эмитерный поиторгитель, стабилитровные скемы сдвига уровия и лепь ограничения эмилитуды выжодного сигнала. Дифференциальный кололого каксад (VT и VT4) имеет обычное для интегральных ОУ малое вапряжение смещенов подастех от тенратора стабльныет окак VT5, билоспара чему кольекторине токи травлястворов первого каскада поити не зависят от вюдяюто синфараного сигнала. Второй дифференциальный каскад (VT3 и VT6) имеет балансную скему подачи смещения. В сбаланстворов провышем состояния напряжение одиненного выхода этого каскада при кобебаниях положительного напряжение коллента. В дивистром вымода того каскада при кобебаниях положительного напряжения питания и меняется. Тем самым фиксируется потечшвая базы дравняется № 12 (при ки транянсторов VT6 и VT3 также учеличиваются, оставляв изпражение коллекторного развистор м VT3 также учеличиваются, оставляв изпражение коллекторного транянстора VT6 поставляви и пряжение коллекторного транянстор в VT3 также учеличиваются, оставляв изпражение коллекторного транянстор в VT6 поставляви и пряжение коллекторного транянстор в VT6 поставлява 

Для увеличения вигрузочной способности выхола по току транвистор VF6 сиейжен выитеграмы повторителем VT8. Интегральный стабілитром VDI, вылоченный в эмиттерные енени транямсторою второго маскала, имеет опорное напражение + 6.2 В, что фиксирует потенціалы без транямстором VT3 в VT6 на уровне примерно может прибываться к 7 В. Стабала им VT9 по поминального может прибываться к 7 В. Стабала им VT9 по поминального может силилал енения на 6.2 В чтобы сасалать его уровонным можето силилал енения на 6.2 В чтобы сасалать его уровоным можето

Тин микросхем	U <sub>ем</sub> , мВ	I <sub>BX</sub> , MKA	ΔΙ <sub>ΒΧ</sub> , MKA	K <sub>yU</sub> ×10*	UI, B
K554CA1 K554CA2 K554CA3 K521CA4 K521CA5 KM597CA1 KM597CA2 KM597CA3 K1401CA1 K1401CA2 K121CA1	3.5.3 4.3 2.35.5.7 3.5.7	75 75 0,1 2 3 13 10 0,25 0,25 0,25	10 0,01 	75 75 150 — 1,5 — — 50 50	2,56 2,44 2,54,5 2,6 0,960,78 2,54,5 79 —————————————————————————————————

<sup>\*</sup> Для четырех компараторов.

ными сигналами для цифровых микроскем ТТЛ-типа. Транзистор УЧ вазлирует выходкую цель от схемы смещения генератора тока входного каскада VT5 с компенсирующим диолом (VT10 в дидолом включения). Транзистор VT7 (в диодном включений) ограничивает размах выходного сигнала в положительной области: при уровиях сигнала на выходе сопыших 4-В транзистор VT7 открывается и шунгирует дифференциальный выход второго каскада. Ватогаряя ограничению эмилитуды значительно увеличивается быстродействие компаратора.
В схеме двойного дифференциального компаратора К554CA1

рис. 5,39) выходы двух отдельных компараторов совмещаются по должного двух отдельных компараторов совмещаются по должного двух по двух по должного двух по двух



Рнс. 5,32, Сдвоенный операционный усилитель КР1429УД1

Компараторы на основе микросхем K555CA1 имеют два входа стробирования C1 и C2.

Двойной компаратор выполняет почти те же электрические функции,

U <sub>BMX</sub> , B	I <sup>0</sup> <sub>EMX*</sub> мА	1 + 1 HOT ( 1 - 1), MA	U <sub>str</sub> , B	t <sub>здр</sub> , нс
-10 -10 0,50 0,35 -1,91,6 0,50 0,32 0,4 0,4 0,4	0,5 1,6 -3 	11,5 (6,5) 9 (8) 6 (5) 18,7 (7,5) 5,3 (2,7) 27 (22) 42 (34) 2,6 (1) 2* 2* 30 (15)	+12; -6 +12; -6 ±15 ±9; +5 ±15; -6 -5,2; +5 -6; +5 ±15 ±15 ±15 ±15	135 160 200 26 30 6,5 12 300 3.10 <sup>3</sup> 3.10 <sup>3</sup>

что и два одинарных компаратора К555СА2, одивко потребление мощности этой микросской превышает только на 50 %. Опорное напряжение подается на один из вкодов, входной сигнал—на другой. В случае превышения вкодимы сигналом опорного напряжения на выходе появляется напряжения на выходе появляется напряжения низкому догинескому уранизмум деля догинескому уранизмум догинескому уранизмум догинескому уранизмум догинескому уранизмум деля догинескому деля д

Для увеличения чувствительности, входного сопротивления, а также синжения потребляемой мощности пороговых устройств следует применять компаратор К554САЗ, компаратор К554САЗ уни-

	пинияди,								
3	- 1	D∞	1	1					
5	- 2		2	7					
9 10 13	- 3		3	8					
12	+ 4		4	14					
11	+ U		-U	4					

Рнс. 5.33.	Счетверенный опера-
ционный	усилитель К1401УД1

3	W1	D ∞	m1	1
5	W2	-	m2	7
12	W3		т3	10
14	₩4		π4	16
8	Ignp		-U:	13

К14019ДЗ

Рис. 5.34. Счетверенный операционный усилитель К140V П3

	1416УД1			,	A	P10324	41	
7 W1	D∞	m1	3	- <u>2</u>	WI	D∞.	m1	3
8 W2		m2	6	7 6	W2		m2	5
9 10 W3		m3	ff_	9 10	W		=Ří	11
16 15 W4		m4	14	15	W		=K2	13
13 12 ×-U		-U :	5	12	+ U - U		-U >	4

Рис. 5.35. Счетверенный операционный усилитель 1416УД1

Рис. 5.36. Счетверенный операциоиный усилитель КФ1032УД1





Рис. 5.37. Операционные усилители К140УД1, К140УД9, К533УД1 -

версальный. Он может работать от любых источняков питания, выглочая одколозярные +5 клы — 30 В. Компраюто инжет дав выхода: открытый коллектор (вывод 9) и эммитерный (вывод 2). Извагая этих сообенностей он приосце для обслужвания любых цифровых инкроских умеренного быстролействия (1<sub>640</sub>—200 нс), а так-дая переключения ресь. На рис. 5.40, показан пример построения скемы согласования уровей МПО-ситылов, передаваемых от травизсторов к микроскемым ТГЛ.

Для кеждой цифровой логики требуется компаратор с адематными свойствами. На рис. 5-11 приведска принципальная электрическая схема быстродействующего сгробируемого компаратора напряжения КРЭБССА4 с парафазимы выходом. Этот компаратор состоит из усклателы и алух Т.Т.Ш. схем 211—11с, выполнениях, из Т.Т.Ш. серен КБ55. Акалоговая часть схемы солержит раз, дифференциальных каскада и схему сопряжения. Коллесториме нагрузки этой схеми подслюжения к эмитерам воздых каскадов ключей







# Рис. 5.38. Компаратор К554CA2: а — принципиальная электрическая схема (в

скобках указава нумерация выподов микроскемы К52(А2): 6. — зависнмости премени нарастания выходного напряжения соответственно от входного напряжения и емкости нагрузки


Т.Т.III. Вторые эмиттеры ключевых каскадов служат входами стробігования. Использование вимульстих травнясторо с барьерамі Шоткі значитсько повысило бізсгродействие компаратора без выменення потребляемой мощности, послольку исключено время выхода транзисторов из насышевия. Фиксирующая режим схема обеспеченает работу КУБІСАН в ширкожи даназаоне патапошк напряжений; U<sub>мат</sub> = 5.10 В; U<sub>мат</sub> = 6...−10 В. Гарантвруется стабльность выкодного напряжения в ширкомом дианазоне гениратур,



Pис. 5.39. Компаратор K554CA1



а — условное графическое обозначение; б — схема балансировки; в — схема согласования уровней МОП- и ТТЛ-сигиалов



866

KM597CA3, KP597CA3							
2	W1	= =	K1	14			
8	W2		K2				
7	W Z		ne.	-			
3	k R1		+15	9,18			
5	K R1		-U :	15, 10			

Рис. 5.44. Компараторы KM597CA3 KP597CA3

5 W1 K1 2	
$\frac{1}{4}  W1  = \frac{ K1 }{2}$	
7 W2 K2 1	
9 W3 K3 14	
11 W4 K4 13	
3 -411 -11 12	

Рис. 5.45, Компараторы K1401CA1 K1401CA2

Принципиальная электрическая схема компаратора К521СА5 значительно проше, чем схема компаратора К521СА4. а технические характеристики ее выше. Так, время задержки компаратора типа K521CA5 t<sub>зар</sub> ≤30 нс. Разводка компаратора совпадает с разводкой компаратора К521СА2, дополнительно введен лишь

вывод 13 для стробирования компаратора.

Для обслуживания цифровых микросхем ЭСЛ предназначены компараторы серии КМ597, выполненные по ЭСЛ-технологии с изоляцией р-п переходами, Компаратор КМ597СА1 (рис. 5.42) имеет t<sub>вар</sub> ≪6,5 нс. Транзисторы компаратора, как и в ЭСЛ-ключах, всегда работают в линейном режиме и не входят в масышение, что дает предельное быстродействие. Компаратор имеет два противофазных входа, два выхода О и О в вход стробирования, отключающий входной каскад. Для ускорення срабатывання в схеме усилителя введена положительная обратная связь с выхода второго каскада и вход пер-

вого.

Компаратор КМ597СА2 (рнс. 5.43) представляет собой модификацию схемы КМ597СА1. Он предназначен для обслуживания высокоскоростных ТТЛ пифровых микросхем. Компаратор снабжен схемой запоминания предыдущего состояния. Подключение на выход входного каскала тригтерной схемы, выполняющей функции стробирования с храневием (зашелка) обеспечивает лучшую помехоустойчивость для цифровых сигналов.

Микросхема КМ597САЗ (рис. 5.44) представляет собой два автономинх маломощиму прецизнонных компаратора в металлокерамическом корпусе 201.16-5. По выходным уровням компараторы сопрягаются с ТТЛ н КМОП цифровыми

K1121CA1

4.	W1	= =	K1	_
7	WZ		K2	8
12	₩3		K3	10
15	₩4		K4	16
1	+5 V		-Ú :	5
9	OV		+,0 3	13

Рис. 5.46. Компаратор K1121CA1

микроскемами. Витренняя скема каждого компаратора состоит из трех дифференциальных усилительных каскадов. Входные каскады компараторов напряжения имеют дифференциальные входы и парафазиме выходы. Для перехода к однофазиму выходу в схеме использован каская слания полеми на по-транунсторе. Микроском в ра-

ботает от лвух источников питания ±15 В±10 %.

В настоящее время промышленностью выпущен рад счетвереным компараторов. Не ник можно отментъ компараторо среднего быстродействия и небольщого тока потребления типов К1401СА1 к К1401СА2 (пре. 5.45), которые могут работать в двапазове питающих напряжений ±3,...±16,5 В, а также компаратор типа К121СА1 (пре. 5.46) с временем задержим распространения 12,25 с 120 не и токами потребления 1,25 м А. Электрические параметры микроскем приведены в табл. 5.9.

# 5.4. Аналоговые перемножители


Аналоговый перемножитель предназначен для реализации передаточной функции  $U_2 = KU_xU_y$ , где  $U_2 -$  выходное напряження  $U_3 + U_3 - U_4 + U_5 - U_5 + U_5 - U_5 + U_5 - U_5 + U_5 - U_5$ 

но: К — масштабный коэффициент.

Передаточная характеристика реального АП отличается от идельной на погрешность перенюжения є, когорая равна максимальной разности между фактическим и теоретическим значениями выходного ситава. Потрешность перемножения обобщег немлисйческие составляющие погрешность, включающие смещение U<sub>m</sub> № 14, на входах и особенно их дрейфы, смещение на выходе, а также среднее значение погрешности масштабного коэффициента. Вакше параметры для АП: двашающи коэмах и выходолого напринения в поставать по поставать на поставать и поставать и и также диппалои частот обрабатываемых сигналов. Электрические характеристика АП приведены в табо. 5.10.

На рис. 5.47, а приведена принципнальная электрическая схема ПК РИФМАI, предвазнаеменного для сже блаянских модуляторов. Внутренняя схема АП состоит из множительного уала, преобразователя напряжения Уканала, входного эминтерного пооторителя Х-канала и схемы стабылизации режима по постоянному гоку. Собтевенно переможающий узов в схеме АП выполнен на дарх дифференциальных парах транзисторов: VT6, VT9 и VT11, VT14. Базы транзисторов и предважения паралельно, а колактором — перекрество, благодаря чему развость выходиных токов схемы пропорию— парам предважения разлежения базовых токов ∆к скемы тропорию—

300	- Christian	K52	K525IIC1	K62	KS25IIC2		KM525TC3	2	
Hapamerp	NELTOWA!	٧	В	٧	В	٧	В	В	L
Погрешность перемножения в, %	ı	+2	I,	Ħ	#2	±0,25	2,0±	#	±0,5
Неливейность перемножения по координатам X и Y, %									-
N×	1	ı	1	#0,8	41,5	±0,12	±0,3	#0,8	±0,3
Ny	ı	ı	-	40,5	Ħ	±0,1	±0,1	±0,5	±0,1
Остаточное напряжение, мВ: Ucerx	ю	25	80	88	150	12	8	80	. 8
Ubery	1,5	100	140	09	100	10	01	09	10
Входиме токи ІвхХ(Y), мкА	40 (12)	-	-	4	9	61	2	61	61
Полоса преобразовання ΔІх(ΔΙΥ), МГн	1	1,5	-	2,0	7,0	0,5	0,5	0,5	0,5
Амплитуда выходного напря- жения Овых маке, В	0	∓13	±10,5	±10,5	±10,5	#11	#	#	#
Ток потребления Івот, м.А	+5,1	+4,6	1-2	9∓	7=	97	9#	9#	9#
369								-	



РИС, 5.41. ВЗЛЯНСКЫМ МОДУЛИТОР КРІЧОЧИТІ:
а — принципизьмая электрическая схема (в скобках праведено назначение выводов микросхемы 140MAI); б — схема включения; в — фазовый детектор

ности эмиттерных  $\Delta I_x$  (канал Y):  $\Delta I_{z \bowtie x} \varnothing \Delta I_x I_x$ . На подключенных

зафиксированы, разность этих токов  $\Delta I_y = 2U_y/R_y$ . Диапазон линейных входных напряжений (по ±5 В) постигается за счет высокого

напряжения питания, равного ±12 В.

Схема Дарлингтона (VT5, VT8 н VT12, VT15) служит для уве-личения сопротивления по входу Y. Для увеличения входного сопротивления по входу X в схему модулятора включен дифференциальный каскал на транзисторах VT1 и VT3 по схеме ОЭ. Этот каскал управляет токами баз перемножителя. Исходя из того, что вход У - линейный, а входной дифференциальный усилитель имеет коэффициент усиления 2,8, передаточную характеристику модулятора можно записать в виде  $U_{\text{вых}} = (2R_{\text{s}}/R_{\text{Y}})U_{\text{Y}}\text{th}(U_{\text{X}}/2_{\text{T}}\phi_{\text{T}})$ , причём  $U_{\text{Y}} \ll$ < ±5 В. Ток эмиттеров фиксируется генератором стабильного тока (ГСТ) на транзисторах VT2, VT4, VT7 и VT13. Напряжение смещения на базы транзисторов ГСС поступает от транзистора VT10 в лиолном включении.

Если замкнуть выволы 2 и 12 межлу собой и присоединить их на корпус через нормирующий резистор R, то ток через диод смещения I<sub>д</sub> == (U<sub>нп</sub>-U<sub>ЭБ</sub>)/(600+R), где I<sub>д</sub> - ток диода (VT10); U<sub>нд</sub> отришательное напряжение питания; Uзе — падение напряжения на переходе эмиттер — база: R — сопротивление резистора, определяющего ток: значение 600 - примерное значение внутрениего сопротнвления днода. Ом. Чтобы на вход можно было подать высокое входное напряжение и при этом обеспечить линейность преобразования, напряжение на коллекторах транзисторов лифференциального усилителя должно быть не менее напряжения входного сигнала, Нормальный рабочий режим достигается подачей необходимого смещения на базы транзистором VT1 и VT3 (вход X) через делитель напряжения от источника питания. Модулятор может работать от симметричных и несимметричных источников питания, при этом необходимо следить за согласованием нагрузки по входам н выходу.

В схеме балансного модулятора микросхема КР140МА1 работает от источников питания с напряжением ±12 В (рис. 5.41.6), режим по постоянному току задается делятелем (номиналы резисторов 3,6...2,4 кОм). Уровень тока по входам X и Y устанавливается с помощью резистора с номиналом 5.6 кОм, включенного между выводами 2 и 5 корпусом. Входы X и Y схемы развязаны конденсаторами. Для предотвращения самовозбуждения в пепи выводов 8 и 3 включены последовательные резисторы с номиналом

51 OM.

Пример схемы фазового детектора, построенного на базе микросхемы КР140МА1, показан на рис. 5.47, в. Работа линейного фааового детектора основана на следующем тригонометрическом уравнении:  $\cos \omega t \cos(\omega t + \varphi) = [K_1 \cos(2\omega t + \varphi) + K_2 \cos \varphi]$ , гле  $K_1$  и  $K_2$  масштабные коэффициенты. Используя фильтр вижних частот, можно выделить искомую составляющую, пропорциональную значению сов ф. Молулятор в этом случае служит неремножителем гармониче-

ских функций.

На рис. 5.48 приведена принципнальная схема четырехквадрантного АП, построенного на двух микросхемах КР140MA1 (DA1 и DA3). На одной микросхеме КР140MA1 нельзя построить схему с большим днапазоном входных напряжений, так как вход X (выводы 8 и 3) линейно принимает сигнал только при входных уровнях U<sub>вх</sub><Ф<sub>Т</sub>. Для обеспечення линейности работы узла перемножения




Рис. 5.48. Четырехквадрантный перемножитель на базе КР140МА1

в схему необходимо добавить устройство предварительного логарифмирования входного сигиала, так как эта функция обладает свойст-

вом «сжимать» диапазон.

Перемножитель DAI работает в скеме предварительного неаниейиюто преобразования, выходие наприжение которой пропризивально логарифму вкодного наприжения. В этой микроскеме используется только одни турпальяющий вход (вкод Уумножителя), а на выводи 8 и 8 подямо постоянное наприжение. Включенный между выводами 8 и 8 длед полькостью открывает транянством УТб и VTI4 (см. рис. 547, с) и закрывает транянством УТб и VTII. Выходной тох зависит голько от тварижения на входс.

Токи выволов 9 и 12, проходя через транзисторы в диодном вкичени (DA2), создают на или размоста потенциалов, пропорявленняльную лотарифму входного напряжения, и в результате выходное напряжение AII  $U_{\rm sat} = 2R_{\rm H}U_{\rm X}U/l_{\rm c}R_{\rm X}P_{\rm Y}$  гле  $R_{\rm X}$  и  $R_{\rm Y}$  — сопротиваения деясторов по выводам 7 и 14 предможителей DA1 и DA3

соответственно.

Выходное напряжение DA3 при симметричных источниках питани  $\pm 12$  В нимее постоянный уровень +9 в. Для приведения постоянного уровня выходного напряжения к мумевому применена ехем смещения, выполненияя в ОУ КР140VЛГ с масштабным кооф-фициентом K=10. При этом  $U_{\rm BMZ}=K_{\rm IK}K_{\rm AU}U_{\rm S}U_{\rm Y}$ , г.е.  $K_{\rm IE}=K_{\rm IK}U_{\rm S}U_{\rm Y}$ , г.е.  $K_{\rm IE}=K_{\rm IK}U_{\rm S}U_{\rm Y}$ , г.е.  $K_{\rm IE}=K_{\rm IE}U_{\rm S}U_{\rm F}$ , г.е.  $K_{\rm IE}=K_{\rm IE}U_{\rm F}$ , г.е.  $K_{\rm IE}U_{\rm IE}U_{\rm IE}U_{\rm F}$ , г.е.  $K_{\rm IE}U_{\rm IE}U$ 

с шатом 2 в по входу от элинеиностъ перемножения не менее 2 ж. Аналоговый перемножитель К525ПСI (рис. 5.49, а) содержит схему предварительного ислинейного преобразования. На основе АП К525ПСI значительно упрощается построение четырехквадрант-




Рис. 5.49. Аналоговый перемножитель K525ПС1: а — првиципиальная электрическая схема: 6 — схема аналогового перемножителя со смещением уровня

иого перемиожителя, расширяется его диапазон входных сигналов до  $\pm 10$  В при амплитуле выходного сигнала  $\pm 10$  В с линейностью лучше 3 %. На рис. 5.45, б показана схема АП. слабженного схемой смещеная уровия, построенной на ОУ КР140УЛ7, который реализует передаточную функцию  $U_2 = U_3 V_4 V_1 0$ . Применение АП совместно




Рис. 5.50. Структурная схема делителя напряжения

Рнс. 5.52. Аналоговый перемножнтель КМ525ПС3




Рис. 5.51. Аналоговый перемножитель К525ПС2: a — условное графическое обозначение;  $\delta$  — основная схема включения

с ОУ значительно расширяет диапазов выполняемых функций. Используя АП как заменет отридательной связы ОУ, кожно построить скему деления двух синваюв (ряс 550). В этой схеме ОУ подклюжения и двух синваю (ряс 550). В этой схеме ОУ подклюжения и двух синваю по двух синваю двух

житель с U<sub>вз</sub> = ±10.5 В и погрещностью не более 1 % практически

без дополнительных элементов.

На рис. 5.52 приведено условное графическое обозначение высокоточного АП тапа КМ525ПСЗ, имеющего погрешность перемножения менее 0,5 %, что подволяет деключить применение схемы балапсировки. Выпускается четыре типономинала КБ25ПСЗ, группы А, Б, В заготовляются по технология с дазерной подготибуй точности схемы.

# 5.5. Микросхемы для теле- и радиоприемных устройств

# 5.5.1. Микросхемы для телевизионных приемников

Основными параметрами микроскем для приеминков являются постоянные и перемение папряжения сигалов на и клодах и выходах, такие как постоянное напряжение сигалов на и клодах и выходах, такие как постоянное напряжение на определениюм вывода и постоянное напряжение в постором может находиться рабочая гомска по даному являют, В котором может находиться рабочая гомска по даному являют, в котором может находиться рабочая гомска по даному являют, в раде ступете применяется фуккциональная индескация выводов. Например, U<sub>E-N</sub>— выходиое напряжение на выводе, несущем информацию о размости красного и яркостного сигналов.

Минимальное входное напряжение U<sub>ях мин</sub> — значение напряжения, полавлемое на выволы микросхемы, снижение которого нарушит

нормальную работу микросхем.

На ріс. 5.53 приведена структурная скема цветного телевізнонпото приемина. Сигнал, принимемым інтенной, усиліварест и поступает на селектор-преобразователь, содержащий, смеситель, гетеродии и фильтрам. В качестве смесителя и гетеродина метроопето диапазона может бить использована микросския КТ/ТАХ20 (рис. 5.54), Микросския осуществляет преобразование сигнала метрового диназона в сигналы промежуточной частоты и ее предварительное усилнен. Кроме того, в сехем предусмотрена воможность работы в режиме усилителя сигналов, поступающих от селектора дециметрового диапазона. Микросския обсеневавет приме сигнала в диапазоне.

Тип микросхем	Функциональное назначение	Inot, MA	U <sub>BMX</sub> , B
К174ПС4	Смеситель селектора ка- иалов дециметрового ди-	10	-
K174XA20	апазона Смеситель н гетеродии с предусилителем для се- лектора каналов метро-	· -	-
КР174УР2А КР174УР2Б	вого днапазона УПЧ изображення (УПЧИ)	5070	2,44,2
К174УР5	УПЧИ с выходом на маг- нитофои	3065	2,64,2
К174УР10	УПЧИ с выходом на вн- деомагинтофон	1535	1,3
К174УР1	УПЧ звука (УПЧЗ)	1122	_
К174УР4	УПЧЗ с выходом на маг- иитофон	9,517,5	4,25,3
К174УР11	УПЧЗ с выходом на вн- деомагнитофон	40	0,91,6
K174XA1	Выделение R-Y и B-Y сигиалов и запирание ка- нала цветности	3050	1,1*
K174XA8	Демодулятор R-Y и B-Y сигиалов, электрониый коммутатор, усилитель	46	1,1±10%
K174XA9	Формирование сигиалов цветовой синхроиизации, выключение цвета	47	1,82,3
K174XA16	Декодер цветовой ин- формации по системе СЕКАМ	75130	0,711,48
К174АФ4	Получение R-G-В сигна- лов, регулировка насы- шениости	2555	_
К174УП1	Усиление и регулировка, привязка и регулировка	16	-
К 174АФ5	уровня «чериого» Матрица R-G-В	3080	
K174¥K1	Регулировка яркости, коитрастности, насыщен- иости и формирование G	46	5,46,8
	сигиала		

Таблица 5.11


U <sub>BX</sub> , MB	f <sub>в</sub> , мГв	Примечание	Номер расун ка
25	>1000	$K_m = 12$ $_{AB}$ ; $S_{mp6} = 4,5$ $_{MA/B}$ ; $U_{mn} = 6$ $_{B}$	5,55
-	50230	К <sub>ш</sub> = 12 дБ; U <sub>пост1,2,8,9,10</sub> ≤ 16,5 В	5,54
0,20,5	⊳38	U <sub>12</sub> = 57 B; U <sub>5</sub> = 2 B U <sub>8R</sub> = 12; I <sub>807</sub> = 65 MA	5.56
0,2	>38	ΔU <sub>AПЧ</sub> = 10 В; I <sub>APV</sub> = 10 мА; К <sub>APV</sub> = 50 дБ	5.58
1	⊳60	K <sub>yU</sub> = 30 дБ; K <sub>m</sub> = 40 дБ	
1	⊳6,5	КуU = 6; К = 46 дБ; К АРУ = 60 дБ	5.57
0,1	⊳6,5	КуU=10 дБ; Клам=46 дБ; Кдру=60 дБ, Кл=1,5%; U <sub>8</sub> =	5.59
0,06	⊳10	=0,3 B; U <sub>12</sub> =0,25 B U <sub>5,11,6</sub> = 0,30,9 B; U <sub>nocr8</sub> = 6,6 8,2; U <sub>nocr9</sub> = 5,57,1; K <sub>nnn</sub> =	5.61
<350	⊳4,3	= 46 дБ; K <sub>yU6</sub> = 0,81,3; K <sub>r</sub> = 2 %	5.68
300	⊳4,3	U <sub>B-Y</sub> = 1,5±10 %; K <sub>yU</sub> = 40 дБ	5.64
-	⊳4,2	K <sub>orp</sub> = 0,51,0; U <sub>вых тр</sub> = 2,53,5; U <sub>вых цв</sub> = 12 B; K <sub>oc</sub> = 40 дВ	5.65
0,52,0	>5	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	5.66
`1	⊳5 кГц	$K_{\pi 1,2,3}^{**} = 3,13,9; K_{\pi 4,5} = 2,43,6; K_{\pi 6} = 0,7; K_{\pi 7} = 1,41,8$	5.67
160	-	$K_{yU} = 22,8$	5.68
	⊳6 ⊳6	$\Delta f_{R-Y-R} = 1.5 \text{ M}\Gamma u$ $U_Y = 24 \text{ B; } U_r = 1.2 \text{ B}$	5.70 5.69

Тип микросхем	Функциональное назначение	Inor, MA	UBMK, B
K174XA17	Матрица R-G-B, регули- ровка яркости, контраст-	70130	_
Κ174ΑΦ1	иости н иасыщенностн Селектор снихронмпуль- сов н генератор строчной	3456	8
K174XA11	развертки Блок строчиой развертки и управления кадровой	2553	10
К174ГЛ1	разверткой Блок кадровой разверт- ки	180	915


К пам — коэффициент амплитудной модуляции.
 К п — коэффициент передачи.



Рис. 5.53. Схема цветного телевизионного прнемника: 1—селектор каналов; 2—блок управления; 3, 4, 5, 6, 7—соответственно тракты изображений, звука, яркости, цветности и разверток



Рнс. 5.55. Микросхема К174ПС4



# Рнс. 5.54. Микросхема К174XA20:

1 — усилитель; 2 — аыходной каскад; 3 — мультипликатор; 4 — компаратор; 5 — генератор тока; 6, 8 дифференциальный усилитель; 9 корректор

	U <sub>вх'</sub> мВ	f <sub>в</sub> , мГц	Примечание	Номе р рисун- ка
	-	>5,5	K <sub>yUY,B,R,G</sub> =24; U <sub>20</sub> =1,52,5 B; U <sub>2,5,27</sub> =1 B; U <sub>20</sub> =1,52,5 B;	5,71
	3 B	-	$U_{cr} = 7.510 \text{ B}; U_{22} = 45 \text{ B}$ $t_1 = 1217 \text{ MKC}; t_{11} = 2632 \text{ MKC}$	5,72
	_	-	$U_3 = 9.5$ B; $U_8 = 10$ B; $U_7 = 4$ 5 B; $U_{11} = 2.57$ B; $t_{2g} = 0.3$	5,74
	_	-	$1_{\text{MKC}}$ $1_{$	5,73
1			(	


 50...230 МГц и возможность совместной работы с цифровыми делителями частоты.

В качестве смесителя кавалов дециметрового диапазова может быть применева микросхема К1/4ПСФ Дрис. 5.55). Преимуществом смесителей на микросхеме К1/4ПСФ является отсутствие вля ослабление в слектре выходилог сигнала составляющих с частотами сигнала и тегеродина, а также хорошая развязка между целью гегерозива в изгоме.

В табл. 5.11 представлены технические характеристики микросхем нескольких поколений серии 174. Так, микросхемы К174УР2 и К174УР1 (рнс. 5.56, 5.57) реализуют тракт усиления промежуточной частоты (УПЧ) изображения и звука. Применение вместо них микросхем K174P5 и K174P4 (рис. 5.58, 5.59) позводяет расширить функциональные возможности телевизнонного приемника и обеспечивают его работу с магинтофоном, С развитием видеомагинтофоиной техинки появилась необходимость устройства сопряжения телевизнонного приемника с видеоприставкой. С этой целью разработаны микросхемы К174УР10 (рис. 5.60) и К174УР11. На рис. 5.61 привелена схема включения микросхемы К174УР11. Вилеомагнитофон подключается через конденсатор 2 мкФ к выводу 6 микросхемы. Переключение режима запись/воспроизведение осуществляется подачей потенциала на вывод 1. Резистор R3 подбирается так, чтобы эквивалентная добротность контура R3C5L Q = 45±2 на частоте f1=  $=6.5 M\Gamma_{\rm H}$ .

На рис. 5.62 показава структурная скема тракта цветности телевивнопного преминка. Тракт цветности содержит каналы прамого 1 и задержавиого 2 сигвалов, электропные коммутаторы 3, обслуживемые симметремым трактером 4, каналы скиевго 5 м «краского» 6 сигналов цветовой сикхронизация, устройство опознавания 7, а также селектор цветовой сикхронизация 8 и амильтудами дегектор 9.


Тракт цветности можно строить, применяя различную интегральную элементную базу. Например, он может быть собран на двух




#### Рнс. 5.56. Мнкросхема К174УР2;

а — функциональная скема; 6стема построения усилиста промежуточной частоты изображения телевизокийся променна; 1-3 — УПП; 4- детектор; 5- ограничители; 6- предпарательный высоусилитель; 7дитель; 10- поростовый усилтель; 11- компексатор температуры. Выводы: 1, 16- дгод; 2, 4, 15-

Тель: 11 — ратурм.
Выводы: 1, 16 — вход: 2, 4, 15—
коррекция АЧХ; 3 — общий; 5—
выход АРУ (плос U<sub>RII</sub>): 7—
выход стробирования; 8, 9— настроечый контур; 10 — регумиромке усиления; 11 — выход
(минус U); 12 — выход (плюс
U); 13, 14 пляю U<sub>RII</sub>




микроскемах К174ХА1 (рис. 5.63), содержащих электронный коммутатор, усыпитель-ограничитель и частотный детектор, с привыеннием микроскем серын К155 и других компонентов (асего около 300 детанаей). На входы коммутаторов (выводы 7 и 9 микросхемы К174ХА1) ноступатот правоб и эдегржанный ситалы серын К165. Полярия К174ХА1) ноступатот на вдержанный ситалы. С пакода коммутатора наетовые поднесущие, модулированные цветоразностными ситиалами, поступатот на усыпитель-ограничитель до него— на частотный детектор (умножитель), где и происходит выделение цветоразностных ситалов. Комтрум частотных детекторов настроены на цветоваме под-



Рнс. 5.57. Микросхема К174УР1:

1—УПЧ: 2— демодулятор АМ; 3— демодулятор АПЧ; 4—УПТ АПЧ; 5—УПТ АРУ; 6— система АРУ; 7— вядеоуснантель; 8— внвертор «черного»; 9— инвертор «Солого».

Выводы: 1, 16 — входы; 3 — установка задержки АРУ; 4 — выход АРУ; 5 —выход АПЧ; 6 — выключение АПЧ; 7, 10 — фильтры демодулятора АПЧ; 8, 9 — фильтры модулятора АМ, 11 — вакос  $U_{\rm HIP}$ , 12 — выход «видоо»; 13 — общин



Рнс. 5.58. Мнкросхема К174УР1:

 а — функциональная схема: 1 — усилитель-ограничитель; 2 — частотный детектор; 3 — электронный аттемиоатор; 6 — схема включения.

Выводы:  $1-U_{\rm HH2}$ ; 2, 13— блокировка; 5— аттемюатор; 6, 10— выход ВЧ; 7, 9— фазосдвигающие контуры 8— выход НЧ; 11—  $U_{\rm HH1}$ ; 14— вход

несущие частогы 4,25 МГц (сния) в 4,406 МГц (красный). При посторения «сниего» канала на ссемы необходимо веключить конденсаторы С1 и С3, а для «красного» канала — С2 и С4. Постовиное на пряжение на выходе микроссимы U<sub>зматест</sub>— 65. В, а на выход за при приеме еерно-белого сигнала подается внешнее управляющее напряжение выхлючения канала дветности.

Для сокращения числа компонентов на плате и для расширения функциональных возможностей тракта цветности можно использовать




Рис. 5.59. Микросхема К174УР4:

Выводы: I — общий: 2, 13 — блокировка; 3 — вкод НЧ; 4 — ООС; 5 — регулятор громкости; 6, 10 — выкод ВЧ; 7, 9 — фазославитающие контуры 11 — плюс  $U_{\rm BMT}$ ; 12 — версуляруемый выкод НЧ; 14 — вкод



Рнс. 5.60. Схема включения микросхемы К174УР10

мікросхемы КІ74ХАВ и КІ74ХАВ. Оня предизванячены для построения трактов цветностя гелеявьзора, работьющих с ситалами как СЕКАМ, так и ПАЛ. Макросхемы КІ74ХАВ (рис. 5.64) содержи длужавальный электронный коммутатор, усилитель-ограничитель и демодулятор цветоразноствих сигалов, а также блок выбора режима, поволющий пережаваться с системы СЕКАМ на систему ПАЛ, при этом ситаль обходить ссему коммутатора, а частотные сестом обходить слему коммутатора, а частотные обходить слему коммутатора, с частотные обходить слему коммутатором, выделение сигналов, заявия выключение цвета.




Рис. 5.61. Микросхема К174УР11:

Выволы: 1- вход передлочателя выдеоматитофова; 2- выключейве  $\Pi_V$ , обратиля сламь; 3- вход  $\Pi_V^{i,j}$  4- —  $U_{\rm HIS}^{i,j}$  5- вход демодуляторы; 6- сходржин вие с выдеоматитофолом; 7, 9- коррежция  $B_V^{i,j}$ ; 8- вхоррежция  $HV_V$ ; 1- вакох; 12- коррежция  $HV_V$ ; 1- вакох; 12- коррежция  $HV_V$ ; 1- вакох; 12- коррежция  $HV_V$ ; 10- вакох 12- вхоррежция 10- 
линия задержки типа УЛ-64-5-1; комплексаторы емкостью СІ, СТ=0.01 мкФ; Сс, 11, Сы; Сы, 2м. Сы; -0.01 мкФ; С-0.1 сы+0.01 мкФ; С-0.1 сы+0.01 мкФ; С-0.1 сы+0.01 мкФ; С-0.01 сы+0.01 мкФ; С-0.01 сы+0.01 мкФ; С-0.01 сы+0.01 мкФ; С-0.01 сы+0.01 сы+0.


Для получения сигналов первитинах цвегов — красного, синего и всненого — служит микроскема К ГГАЛФ (прс. 5.67), осуществалющая одновременно и регулировку насыщенности цвегов. Микроскема включает: два усклитель-регулятора насыщенности (1), три выходных усклителя (3) и четыре сумматора (2), на одном из которых вырабатывается цвегоразоностный сигнал G-Y, а на трех остальных усклителя (3) и четыре сумматора (2), пред трех остальных разрабатывается цвегоразоностный сигнал G-Y, а на трех остальных разрабатывается цвегоразоностных разрабатывается пред сигнал 


Рис. 5.62. Функциональная схема тракта цветности

из цветоразмостных и врясстного сигналов формируются сигнало своимых дветов — красного, сщето и веленого. Микросхема обсепечневет может предуставления и приметоразмостных жазваты — не менее 15 МГц, а по меторазмостных жазваты — не менее 15 МГц. Совмество с КТ7ААО4 предуставления для установать предуставления для установать предуставления для установать предуставления дветостного сигнал, приявлять устовых объекторых предуставления для установать предуставления дветостного сигнал, приявлять уговых «нестоя» других функций.

Получение первичных цветовых сигалов и регулировка врисоти, контрастности и насищенности могут бить реализовани им микроскемах КТАУКІ и КТААФБ. Микроссема КТАУКІ (рис. 5.69) осупествател регулировку контрастности, врисота и насищенности цвепествател регулировку контрастности и дисле и потрек потенциометров — одного для управления уровнем сигнала яррости и двух для сигналов ВКУ и ВУ. В микроскеме формируется и сигнал GУ, Выходияв информация R-Y, В-Y и GУ поступает из жироскему КТА4ФБ (рис. 5.70), которая формируется исталал R/, шветлялогся фиксация уровия счетов. Одновременно одществляются фиксация уровия счетов.

В схемах современных телевизоров используются селекторы синкроимпульсов и задающие генераторы строчной развертки с частотной и фазовой автоподстройкой. Эти уэлы могут быть построены на




Рис. 5.63. Микросхема К174ХА1:

Выводы: 1, 4, 14, 15, 16— выводы водключения контуров частной селекции: 2— выход (грансформаторный): 3, 5— влюс  $U_{\rm min}$ : 6, 10— входы: 7, 9— унравление коммутатором: 8— общий: 11— ООС: 13— вывод включения схемы

микроскеме К174АФ1 (рис. 5.72). Выходной каскад строчной развертия выполняется и выешими дискретикых элементах — тиристорах или траизисторах (импроскема осуществляет генерацию импуальсов терочной честоты и и существляет генерацию импуальсов высодной касстад развительного и праводного предеставляется праводного предеставляется трансформаторами отклонения луча необходима дополнительная схема усиления.

Микроскема К/14/ГЛ (рм. 5.73) применяется в блоках кадровой развертих голевизовичих приемиков. В пловая скема кадровой развертки содержит задающий генератор и мощный выходной каскад. Генератор в соответствии с сикрующихаськи формирует импульсы пилообразной формы прямого и обратного хода, мощный выходной каская, обеспечивает большой выходной ток. Микроскема К/14/ГЛ отдает в нагрузку ток до 1,6 А, поэтому она обязательно устайваливается на теплоготиче.

Микросхема К174ХА11 (рис. 5.74), предназначенная для реали-




Рис. 5.64. Микросхема К174ХА8:

Выводы: 1, 15 — выходы сигиалов цветвости; 2 — корпус; 3, 5 — входы сигиала цветвости; 4 — вереключение режимов; 6 — вход строчного гаскщего индиаса; 7 — вход кардоного гаскщего индиаса; 7 — вход кардоного гаскщего индиаса; 6 — вилорам прилого гаскитест милульса; 6 — вилорам цветовой сивхроинзации; 12 — вход коммутатора; 14 — дико  $Q_{\rm HI}$  16 — регульромах услаещий: 12 — вход коммутатора; 14 — дико  $Q_{\rm HI}$  16 — регульромах услаещий:





Рис. 5.65. Микросхема К174ХА9:




Pис. 5.66. Микросхема K174XA16:

Выподы: 1— сорвешия; 2, 4— цветовые сиптропизации; 2, 24— общий; 5—7, 1, 16— палес ущей в закажнойствен двета; 9— вод стевероторя; 10— двать; 11, 18— установка уровая червего»; 12, 17— корректоры предыссыжений; 13— выход (втор); 19— выход (втор); 19— выход (втор) предысовка уровая 
Рис. 5.67. Микросхема К174АФ4:

1 — блок регулировки насыщенности цвета; 2 — сумматор; 3 — блок уровня сягнала

Выподы: 1, 15—подстройка; 2 вход В-Y; 3, 13—регулировка насыщения; 4—вход Y; 5—регулиройка «В»; 6—виход «В»; 7—выкод «С»; 8—общий; 9—регулиромка «С»; 10—выход «R»; 11 регулировка «С»; 14—вкод «С»; 12—вход Y; 16—плюс U<sub>ИИ</sub>






Рис. 5.68. Микросхема К174УП1:

функциональная схема; 1, 2— регулировка контрастности и яркости; 3—
ограничитель токов лучей кинсскопа; 4— узел привязки к уровию «черкого»;
5— блок выключения режекторных фильтров при приеме черно-белого изображения; 6— схема включения.

Выводы: 1 — выход; 2 — плюс  $U_{\rm HI}$ ; 3 — вход; 4 — 6 — траизистор выключения фильтра режекции (4 — коллектор, 5 — база, 6 — эмиттер); 7 — реухаромка куритрастиску; 8; 9 — отраизиемие тока лучей кинскопа; [1], [1], [4] — уруждаление уровнем «червого»; 11 — строчный выпульс; 12 — регуляровка яркости; 15 — Оос; 16 — общий






Рис. 5.69. Микросхема К174УК1:

Выводы: 1 — выход Y; 2 — импульс привязки; 3 — импульс гашения; 4 — корпус: 5 — фегулировка контрастности; 6 — регулировка высыщенности; 7 — выход E; 8 — выход E; 9 — выход E; 1 — выход E; 1 — писод 6—1; 1 — выход E; 1 — наколительный кондейсатор; 1 — лико 1 — импульстировка дриссти; 1 — импульствыми кондейсатор; 1 —






Pис. 5.71. Микросхема K174XA17:


Выболы: 1, 2 — вытол, G; 3, 7, 8, 9, 24, 25, 26 — ковленсктор 22  $\Phi^*$ ; 4, 5 — выход — B; 6 — fance U  $\mu_B$  10 — ммулас правляжи; 11 — ммулас гаривану, 12, 13, 14 — уровив B, G,  $\mu_B$  соответственно; 15 — аход сигвала врисоти; 16—аход камирам В, G,  $\mu_B$  соответственно; 15 — аход сигвала врисоти; 16—аход камирам В, 27 — регулировка В; 22 — регулировка В; 22 — регулировка В; 23 — аход сигма горяничения тока луча; 26, 27 — выход R

зации бложа строчной развертки и схемы управления кадровой разверткой и бложо шветности, более универсальна. Она обспечивает амплитулиую селекцию синхроситвала, автоматическую подстройку частуты и фазы, формирование импулаское строчной развертки для кадами, формирование синхроминульсов кадровой развертки и строминулься выделения центовой подресущей. При внятряжения и стро-



Pнс. 5.72, Микросхема K174AФ1:

д — функциональная схема: 1 — мощный выходной каская (0.6 А в нагрузке): 2 — формирователь выходного импульса; 3 — генератор импульсов строчной частоты; 4, 5 - фазовый дискримниатор автоподстройки частоты генератора и фазы выходного импулься; 6 — детектор совпадений; 6 — схема включения Выводы: 1 — нлюс U инг 2 — выход; 3 — вход формирователя; 4 — выход фа-3000гО ДИСКРИМИНЯТОВЯ: 5, 6 — ВХОЛЫ ФЯЗОВОГО ВИСКРИМИНЯТОВЯ: 7 — ВЫХОЛ ДЕТЕКТОВ СОВВЕДЕНИЯ В ОБИТЬЕТЬ В НЕВОВЕДЕНИЯ В НЕВО



#### Рис. 5.73. Микросхема К174ГЛ1

1 — усилитель синхроимпульсов; 2 генератор: 3 - генератор пилообразвого напряжения: 4 — стабилизатор; 5 — схема формирования об-ратвого хода; 6 — буфериый каскал: 7 — усилитель мощности: 8 предусилитель

Выводы: 1 - выход буферного каскада; 2, 5 — плюс U<sub>нп</sub>; 3 — RC-7 /2 / 10 контур; 4—выход; 6, 9—RC-контур генератора; 7—настройка гения; 8—вход синхроимпульсов; 10—вход предусилителя; 11—выход предусилителя; 11—вы-

ход предусилителя; 12 — коррекция

+12 В данная микросхема генерирует амплитулу выходного строчного импульса не менее 9.5 В, калрового синхроимпульса и стробимпульса выделення цветовой поднесущей не менее 10 В при токе выхолного каскала ло 0.6 А.

В переключателях каналов телевизнонных приемников широко используются сенсорные и псевдосенсорные устройства переключения

Устройства управления переключением каналов представляют собой специальные ключевые схемы, состоящие из схем элементарных каналов (рис. 5.75). Схема работает следующим образом. В на-чальный момент конденсатор С заряжен до напряжения Uком, которое воздействует на управляющий вход ключей і и 2 и держит ключи закрытыми, поэтому на выход управления Оп поступает напря-




Рис. 5.74. Микросхема К174ХА11:

Высовы 1, 2— вако  $U_{\rm pg}$ ; 3— выход строилого имулька; 4— вход переждокемия даительности вызодатого имулька; 5— Коскотур фазокого детектора  $\phi_1$ ; 6— вход имулька обратного хода; 7— выход стробирующего имулька; 6— выход карокого имулька; 6, 10— вход 11— теастирия коросция виконова фильтра; 13— RC-сооттур фазокого детектора  $\psi_1$ ; 1, 15— частотная хорреждив задаженого теаратора; 16— общий




Рис. 5.75. Канал переключения диапазонов

К1106XП1

жение  $U=U_{\text{ком}}$  и ток через индикатор не проходит. При замыкании киюча S конденсатор C разряжается, напряжение на управляющем входе падает н открывает ключн 1 и 2, при этом на выход управмения диапазонами  $Q_{\pi}$  поступает  $U_{\text{ком}}/10$ , а выход индикации  $Q_{\tau}$  за-



Рнс. 5.77. Микросхема К1106XП2

	KIIOEXIII							
18 21 24 27 1 3 4 11	1 # 2 3 4 5 6 0V AПЧГ	SW	Q1 1 2 3 4 5 6 Q2 1 2 3 4 5 6	5 6 7 8 8 9 10 13,14 16,17 19,20 22,23 23,26 28				

Рнс. 5.78. Микросхема К1106ХПЗ

K	1003Kh	13.	
2 1 # 2 3 4 1 W OV 18 × 0V 16 × + U	SW	Q1 1 2 3 4 Q2 1 2 3 4	3 7 7 9 15 14 13

Рис. 5.79. Микросхема К1003КНЗ




K1003KH2

Рнс. 5.80. Микросхемы К1003КН1, К1003КН2

мыкается на корпус в издикатор загорается. Наборы описанных устройств со специальной скомой, внивинующей выпочене первого канала телевизора, выполненные в виде микроссем, приверены в таба. 5.12. Микроссемы К (1106XII) в К 0106XII работат на дамповый пидикатор, а микроссемы К (106XII) д к 0106XII работат на дамповый пидикатор, а микроссемы К 1106XII д К 1003КН — К 1003КН 3— па светодиодный (рис. 5.76—5.81).

Микросхемы серии К1021 предназначены для построения схем ценных телевизмонных приемников, работающих в стандартах ценного телевидения СЕКАМ, ПАЛ, НТСЦ. Комплект микросхем позволяет подключать телевизмонные приемники к видеомагнитофонам и работать на частоге бытового электропитания 50/60 Гц.

Параметры микросхем приведены в табл, 5.13. Основой комплек-



Pис. 5.81. Микросхема KP1021XA4:

Выводи: 2 — фиксация напряжения детектора уровия; 3 — фиксации уровия имозоно детектора; 4 — вод сентала центексти; 5 — регульровка наскиденности; 6 — регульровка контрастности; 7 — вимузькы ташения и синхронизаници; 8 — код сентала вроссти; 10; 18—21 — фиксация уровач «террост»; 11—
регульровка «проссти; 12—17 — кожа уграмаения; 18— виформация от тамавом токи; 22. — предмежения за предмежная от тамавом токи; 22. — предмежная предмежная от тамавом токи; 23. — предмежная за предмежная фаза; 26— код данния задержения фаза; 26— код данния задержения с

Таблица 5.12

Тип микросхем	U <sub>ип</sub> , в	Inor, MA	U <sub>ROM</sub> , B	I <sub>HOM</sub>	Число каивлов	Номер рисунка
K1106XIII K1106XII2 K1106XII3 K1003KH1 K1003KH2 K1003KH2	30 30 30 12 12 12 30	3 3 9,5 9,5 18	33 33 33 28 28 15	5 5	6 8 8 4 7 4 4	5.76 5.77 5.78 5.79 5.79 5.80

та микрослем К1021 валяется БИС КР1021XA4 (рис. 5.81), соледжация 1448 влечетов—декспер для стадартики центики телевизионных систем ПАЛ или НТСП, которая при совместной работе с микрослемой—декодером СЕКАМ/ПАЛ и в КР1021XA3 (рис. 5.82) появоляет обрабатывать телевизионный сигнал, закодированный по стагдарту НТСП. В комплект вкодит микрослема КР1021XA1 (рис. 5.83), содержащия 1041 элемент на кристалле, выполняющая обучкции процессора сикробивации работы всех узлов телевизнойного приеминка. На рис. 5.84 приведена слема совместного включеным микрослем КР1021XA2 и К1021XA5 для осуществления кадро-

Тип микросхем	Функциональное назначение	Inor MA	U <sub>BMX</sub> , B
KP1021VP1	упчи	3570	2,2 3,2
KP1021XA1	Управление строчной разверт- кой	20	_
KP1021XA2	Процессор синхронизации управления кадровой разверткой	10	3,25
KP1021XA3	Процессор СЕКАМ/ПАЛ	50100	10,3
KP1021XA4	Декодер систем ПАЛ или НТСЦ	130	8,2
K1021XA5	Схема кадровой развертки	12	4

Тип микросхем	U <sub>NII</sub> , B	Inor, MA	U <sub>BMX</sub> , B
K157XA1	5±10 %	3,3	_
K157XA2	5±10 %	4	34,5*
K157XA3	9+10 %	8	3,54***
<b>К157У</b> Н1	12±10 %	5 (6)	2,2
K157УП1, K157УП2	12±10 %	59,5	1,6
<b>К</b> 157УЛ1	9±10 %	2,55,5	1,3
К157ДА1	±15±10%	1,6	9
К157ХП1	+15±10 %	8,5	510*4
<b>K</b> 157X∏2	15±10 %	-	11,312,7

По выходу АРУ.
 Чувствительность, мкВ.
 По выходу стабилизатора.
 Преднарительного усилителя.

UBX, MB	IBX, MIR	Примечание	Номер рисунка			
10	38	$U_{\text{max Boot}} = 5.76,3$ B; $U_{\text{APy}} = 3$ 70 MB; $ U_{\text{BoschAPI}}  \le 3.5$ B	5.85			
-	0,02	$\begin{array}{c} U_9 = 8,610  B;  U_{10} \leqslant 8,9  B;  U_4 = \\ = 4,55,6  B;  U_5 = 34,5  B;  U_6 = \\ = \pm 0,2\pm 1  B;  U_7 = 6,1  B;  U_{ocr} = \\ = 0,5  B \end{array}$	5.83			
2 B	-	$U_{13}^0 = 0.5$ B; $U_{13}^1 = 11$ B; $t_{3A} = 4.5$ 5,3 MKC	5.84			
_		Unoct 23,24 = 5,15,6; U6 = 9,510,5	5.82			
-	5	$U_3 = 4.5$ B; $U_r = 1.1$ B; $U_{nx9}^0 \le 0.4$ ; $U_{nx9}^1 \ge 0.9$	5.81			
-	0,045	$U_{\text{ост}} \leqslant 3.0;$ $K_{yU} = 36$ дБ; $U_{\text{мп}} = 10$ 40 В	5.84			

# Таблица 5.14

	I <sub>BMX</sub> * wA	K <sub>yU</sub> .	K <sub>r</sub> , %	f <sub>в</sub> , кГц
		150350	_	25 МГц
- 1	_	930**	5	_
- 1	1440	-	_	_
-	_	1550	5	0,051,5
		100165	0,2(0,3)	50
	-	8·10 <sup>3</sup> 13·10 <sup>3</sup>	0,2	-
	2,5-6	710	_	100
-	10*4	4,75,3	0,5	_
	-	-	-	_




### Pнс. 5.82. Микросхема KP1021XA3:

Выводы: 1 — выход обратной свяни; 2 — выход обратной свяни; 3 — выход обратной свяни; 3 — выход выбра режима отношения учетной высовить высовить учетной свяния отношения учетной святи учетной святи учетной святи учетной святи высовить учетной святи высовить учетной высовить обратной святи высовить 
#### KP1021YA1

	-	KP1021X	41	
3	FREF		DK	
5 6 7 8 12	ST1 ST2 P1 P2 N1		O.  G UREFT' UREFZ' UZ: U1	11 13 14 19 2 9
15	FC	<u></u>	OV :	<del></del>

# Рис. 5.83. Микросхема КР1021XA1:


Вановых 1—валкод фазового детекторы; 2—вход выгульса обратного ходь; 3—а клод пооторного вуску; 5—ведженых клод пооторного вуску; 5—ведженых г—вод время б—вод тактовой защити. 7—вход время б—вод тактовой защити. 7—вход время б—вод тактовой защити. 7—вход время б—вод образией свяж; 9—вход ущи 12—вход образией свяж; 9—вход муниципального клод 12—вход образией свяж; 9—вход муниципального клод развительного согластворя; 1—опорное въпряжение фазы реактивного сопратного правления; 13—вход фазы реактивного сопратного согластворя запачания реактивного сопратного запачания реактивного сопратного запачания реактивного запачания запачания реактивного запачан



#### Рис. 5.85. Микросхема КР1021УР1-

1 — УВЧ; 2 — формирователь опореного сигнала; 3 — сигнхроивмы детектор видеосигнала; 4 — детектор и усмитель АРУ, инвертор «терных точек»; 5 — усилитель видеосигнала; 6 — сиххроимы детектор и усилитель АПЧ; 7 — инвертор «белых точек».

Вмаоды: 1, 16—вход; 2, 15—разязывающий коидексатор; 3—водстройка АРУ; 4—выход АРУ; 5 выход АПЧ; 6, 14—блокировка; 7, 10—фазосдангающий контур; 11—плюс 1|2 В; 12—аыход видеосинвала: 13—водстройка АРУ



вой равертии. Микросския К1021XA5 имеет мощный оконечный каскал для управления отклоновливии катупикам, Монофункциювальная аналоговая микросския КР1021XA1 служит для управления мощными ключевыми семенам, питающими отклоняющие сентемы строизой равертки с собственной частотой генерации ј<sub>2</sub>=14844. 16.094 Тш и границий састоты КР1021УР1 (ряс. 5.85) обладает участвительностью по пеня АрУ-100 мкВ в осстая комплекта входит усилитель К1021УН1 с выходной мощностью Р>2.5 Вт при К<sub>x</sub>=10 %.

#### 5.5.2. Микросхемы для радиоприемников и магнитофонов

Плименение микроскем в скемах радиоприемников и магинтофонов знатительно расширала коменкалатуру этих наделий массового погребления. В настоящее время микроскемы применяются в портативых, перемесных и автомобильных правемниках и магинтолах. На базе микроскем выпускаются устройства с высококачественным звручанем и большой функциповальной насещиемностью.

В табл. 5.14 приведены электрические параметры микросхем серин К.157, предизаначенных для построения узлов стереофонических магинтофонов и приемоусилительных устройств. Микросхемы выполнены методом полупроводниковой технологии на основе биложар-

### Pнс. 5.84. Мнкросхемы KP1021XA2 н K1021XA5:

Выподы: КРЮЗІКАЗ: 1— выкоз (ситема робом) резильной разверткой; 2— въз (ситема рубьникая кадоной разверткой; 2— въз (ситема рубьникая кадоной разверткой; 2— въз (ситема рубьникая (ситема рубьникая ситема 
Тип микросхем	U <sub>вхмин</sub> , мкВ	UBMX, MB	К <sub>г</sub> , %	f <sub>вх</sub> , МГц
K174XA2 K174XA3	20 10 <sup>4</sup>	60 2·10³	10 0,5	1 10 <sup>-3</sup> *
K174XA6 K174XA12 K174XA12 K174XA14 K174XA14 K174XA19 K174YP8 174YP8 K174YP7 K174XA15 K174FC1	60 50  100 155 100 70 103 2,5 103	160 30 	1,0 5 0,7 2 	10,7*

\*\* При U <sub>вх2</sub>=:U<sub>вх3</sub>; U<sub>вх2</sub> =51,7 мВ; U <sub>вых</sub>=4,8...7,2 В.

ных транзисторов. Микроскема К157XA1 используется для построения уснатил-свы высокой застоти (ВВЧ) с возможностью преобразования снивала в промежуточную частоту, Микроскема представляет собя дифференциальный уснатиеть (вы 5.6, д) без кольскторных нагрузок. На вывод 1 поступает ВЧ ситил, который усиливается нагрузок. На вывод 5 подеску частоя гетеролив, тепериучная виситием. На вывод 5 подеску частоя гетерами микроскемы (рис. 5.86, б).

Микроскемы (рис. 5.86, б).

Микроскемы (БТХАС предвазывается для построения трантов

УПЧ с АРУ. Усиление регулируется с помощью цепи ООС с выхода усилителя на вывод 4. На рис. 5.87 приведена схема включения К157ХА2, которая на частоте 465 кГц имет уриствительность 9... 30 мкВ, динамический диапазон  $\Delta U_{\rm APY} \gg 120$  и  $K_{\rm c}$  не 65 ж.

Микросхема K157УН1 — усилитель инзкой частоты с выходным напряжением до 3 В; для подсоединения динамика требуется усилитель мощности. Схема включения микросхемы приведена на рис. 5.88

Микроскемы К157VII, К157VII2— двужквильный микрофонный усилитель с дмужквальным предварительным усилителем записи (рис. 5.89). Кыждый канал состоит из микрофонного усилителя I с коффициентом усиления 10,1.160, предварительного усилителя I с коффициентом усиления 19,5...28 в схемы АРУ с коэффициентом передачи К.—9,02...1.08.

Микросхема К157XA3—схема управлення бесконтактным двигалем для кассетного магинтофона. Состоит из выпрямителя, стабилизатора, силового ключа и генератора (рис. 5.90).

оминоваторы, силома в севераторы сум.
Микросхема К157/ДА1 — двуживальный двухиолупериодный амплитудный детектор. Условное графическое обозначение приведено
на рис. 5-91.

I <sub>пот</sub> , мА	Unu. B	Приме чапис
16 1530 16 16 13 22 7,5 -12 25—60 50 0,7 30 2,5	9 15 12 9 12 12 15 6 12 9 ±6 9	$\begin{array}{c} U_{\text{bar}} = 560 \text{ MB} \\ K_{\text{5/U}} = 1624; \ K_{\text{5/U}} = 1017; \ K_{\text{5/B}} = 480720; \\ K_{\text{7/H}} = 1524; \ K_{\text{5}} = 10 \%; \ U_{\text{4/T}} = 6.59.5 \ \text{B} \\ U_{\text{barz}} = 150 \text{ MB} \\ U_{\text{barz}} = 150 \text{ MB} \\ K_{\text{2018}} = 3 B \\ W_{\text{100}} = 3 B \\ W_{\text{100}} = 3 B \\ W_{\text{100}} = 40 B \\ W_{\text{502}} = 40 B \\ W_{\text{502}} = 40 B \\ U_{\text{11}} = 130 \text{ MB}; \ U_{\text{5/P}} = 1.2 \ B; \ U_{\text{6/P}} = 60 \ \text{MB} \\ U_{\text{11}} = 130 \text{ MB}; \ U_{\text{5}} = 4.5 \ \text{B} \\ K_{\text{5/U}} = 2.2 \ \text{AB}; \ K_{\text{6}} = 10 \ \text{AB} \\ K_{\text{5/U}} = 2.2 \ \text{AB}; \ K_{\text{6}} = 10 \ \text{AB} \\ K_{\text{8/B}} = 8.8 \ K_{\text{5/B}} = 4.5 \ \text{MA/B} \\ \end{array}$

Микроскема К157УЛІ — двужкавальный усилитель воспроизведения (рис. 5.92) — имеет напряжение шумов по входу не более 0,3 мкВ для К157УЛІА и 0,6 мкВ для К157УЛІВ. Выводы і и 7 являются эмиттерами входных транзисторов, которые необходимо через пезистри подключить к выводям 3 и 5 соответственную.

Микросхема К157XП1 — двухканальная пороговая схема с элементами управления усиления. Каждый канал остоги из предварительного и издикаторного усилителей, а также схемы АРУ; микросхема содержит внутрениий стабилизатор. Пример включения микросхемы показан на рис. 5.93, чувствительного схемы около

850 мкВ.

Міжроскема КІБХИІ преднавлячена для построення стаблиязатора напраження жлюченого типа (рк. 5.94, с), свержуні схему управлення, делитель для установки выходного напряження стабилизатора и ключевые элементы. На ркс. 5.94, б дриверена схема ключевого элемента. Вывод 6 является входом, на который подастся напряжение согласования с, делителя, а выводы. 8, 9 обстейчва-

ют виешиее управление работой стабилизатора во времени.

Волее сложные микроскемы позволяют создавать крупные блоки радиоаппартуры. Например, микроскам К174/ХА (рис. 6.95) обеспечивает усиление ВЧ-сигнала, преобразование и усиление синала на промежуточной частоте, а также и-добсий данавом АРУ и управление надижатором настробки. Если к микроскаче К174ХА добавить микроскам К174РФ (рис. 5.96), осуществляющую детекление на инской частоте, а также усылитель мощности, можно уконлентовать частотно-мождунированный (ЧА) радиоприемник эторого и третьего класса. Параметры этих микросхем приведены р табл. 5.16. Для построснія ЧМ тракта радиоприемников первого в табл. 5.16. Для построснія ЧМ тракта радиоприемников первого





Рис. 5.86. Микросхема К157XA1: — принципрадывая электическая схема: 6 — схема включения



. Рнс. 5.87. Микросхема К157ХА2:

Выводы: I — вход I; 2 — коррекция; 3 — общий; 4 — регулировка усмления; 6 — вход 2; 6, 10, 12 — коррекция; 9 — выход детектора; 11 — плюс  $U_{\rm HB}$ ; 13 — вкход APУ; 14 — вкход I

и высшего классов используется микроскема К174X.6 (рк. 597), состоящая из сумантель-ограничется, сиктроняют демоидулятора, предварительного УНТЧ с электронной регулировкой усиления, узал весщумной изстройки и усилителез постоящого тока для управления индикатором инстройки. Микроскема КТИРУ (599) — усилительтораничитель промежуточной частоты ЧТФ-гракта Солланийм детораничитель промежуточной частоты ЧТФ-гракта Солланийм дераз из частоте 250 кГп. Для построения скем усилительном можточной частоть в радкоприемых устройствах со стероковальном мож-




Рис. 5.88. Микросхема К157УН1

Выводы: 1 — обратная связь; 2 — регулировка усиления; 3 — вход; 4 — общий; 5, 11 — смещение; 6, 10 — коррекция; 7 — выход; 9 — плюс  $U_{\rm HII}$ 

### Рис. 5.89. Микросхемы К157УП1, К157УП2:

1 — микрофонный усилитель; 2— предварятельного усилитель записи 1; 2— выход микрофонного усилителя 1; 3— выход микрофонного усилителя 1; 3— общий 2; 7— выход микрофонного усилителя записи 1; 2— выход микрофонного усилителя записи 2; 3— выход микрофонного усилителя записи 2; 3— выход микрофонного усилителя записи 2; 10— выход микрофонного усилителя записи 2; 10— выход для АРУ 2; 11— палос U<sub>HT</sub> 12— выход для АРУ 2; 13— выход мукрофонного усилителя записи 2; 10— выход для АРУ 1; 3— выход мукрофонного усилителя записи 2; 10— выход мукроф



### Рис. 5.90 Микросхема К157XA3:

предварительный усилитель;
 силовой ключ: 3 — стабилязатор;
 тор;
 тор;

Выаоды: 1, 6, 8, 9, 17, 18, 20— выходы; 2—4, 14—16, 19— входы; 5, 7, 13, 21—23— корректирующие входы; 10, 11— обратная связь; 12— общий; 24— плюс U нп



но применить микросхему К174УР8 (рис. 5.99) — усилитель промежуточной частоты звука в квазипараллельном канале.

Микросхема К174УР9 содержит усилитель промежуточной частоты 1, синхронный детектор 2, систему АРУ 3, блок автоподстройки частоты 4 и видеоуслитель 5 (рис. 5.100).


Для преобразования частоты УКВ диапазона можно использо-

К157ДА	1	К1579Л1	*
3 W D	m 12		m 18
1 R	DK 13	14 C 1 × OV	
<i>6</i> ₩	m 10	3 × 0V	+U. × 12
5 7 * R	DK 9	8 × C	m
8 × 0V		7 × 0V 5 × 0V	+0 * 10

Рис. 5.91. Микросхема К157ДА1: R - средния точка делители: DKвыход детектора дли соединения с Рис. 5.92. Микросхема К 157УЛ1

общей шиной

вать микросхему К174ПС1 — двойной балансный перемножитель функций (рис. 5.101). Эта микросхема содержит два канала логарифмирующего преобразования входных сигналов X и Y (рабочая частота до 100 МГп) и суммирующего обратного преобразователя Z.



Pис. 5.93, Микросхема K157XП1:

Выводы: 1 — выход предварятельного усилителя 1; 2 — вход индикаторного усилителя 1; 3 — выход нядикаторного усилителя 1; 9, 4 — общий; 5 — выход нядикаторного усилителя 2; 5 — вход видикаторного усилителя 2; 7 — выход предварятельного усилителя 2; 10 — ясивыертирующий выход APV: 11 — пакое \(\bullet{\dagger}\) 13 — выход обружения \(\bullet{\dagger}\) 3 — выход обружения \(\bullet{\dagger}\) 3 — выход обружения \(\bullet{\dagger}\) 13 — выход обружения \(\bullet{\dagger}\) 3 — выход обружения \(\bullet{\dagger}\) 13 — выход обружения \(\bullet{\dagger}\) 14 — пакое \(\bullet{\dagger}\) 13 — выход обружения \(\bullet{\dagger}\) 14 — пакое \(\bullet{\dagger}\) 15 — выход обружения \(\bullet{\dagger}\) 14 — пакое \(\bullet{\dagger}\) 15 — выход обружения \(\bullet{\dagger}\) 15 — пакое \(\bullet{\dagger}\) 15 — выход обружения \(\bullet{\dagger}\) 15 — пакое \(\bullet{\dagger}\) 15 — 15 — пакое \(\bullet{\dagger}\) 1




Рис. 5.94. Микросхема К157ХП2:

а — структурная схема: 1 — схема управлення; 2 — делитель; 3 — ключевой
 алемент


Выводы: 4, 5— делитель; 6— вход напряжения делителя; 8— вяешиее прерывание; 9— схема опорного элемента; 10— вход ввешиего стабилизируемого напряжения; 11— выход схемы управления; 6— ключевой элемент

# Рис. 5.95. Микросхема К174XA2:

I — УВЧ; 2 — смеситель; 3 — источник опорного напряжения; 4 — УПЧ; 5 — УПТ; 6 — фильтр

Выводы: 1, 2— входы УВЧ; 3— коррекция УВЧ; 4—6— подключение геродина; 7— выход УПТ; 10— выход УПТ; 11— входы УПТ; 11, 12— входы УПТ; 13— ООСУПЧ; 14— лякос U<sub>RE</sub>;

13 — ООСУПЧ; 14 — плюс U 15, 16 — выходы смесителя



позволяющего получать на выходе выпражение до 300 мВ, пропорциональное произведению напряжений входимы сигналов. Сема висеег вкугрений стабильзатор напряжения питания. Вслачины L1 и С2 выбірают в завенсимости от частоти; выводым 10 и 12 могут бать соединены через резисторы с выводом 14 для увеличения кругизны преобразования.

Для декодирования стереосигналов с полярной модуляцией предназначена микроссема стереодекодера К174XA14 (рис. 5.102). Микросхема обеспечивает переходиое затукание между каналами до 32 дБ, разбаланс между ними не более 3 дБ.

При разработке микросхем для ВЧ-селективных устройств оказалось удобным использовать принципы ФАПЧ. Разработка таких

#### 9 13 12 14 1 2 3 7

#### Рис. 5.96. Микросхема К174УРЗ:

- усклатель-огравнчитель;
 засотных летектор; 3 - УНЧ
Выводы: 1 - общей; 2, 6 - фазосланкающие комтуры; 3, 5 - вакоды
 ВЧ; 7 - корренцка УНЧ; 8 выход; 9 - пажо Сиц! 10 - выход
НЧ детектора; 12, 13 - входы; 14 - обратная свазь по напряження




Рис. 5.97. Микросхема К174ХА6:

1— усыпиталь-огранизителы: 2— часточный детектор; 3— ключевые скемы; 4— детектор узовия; 5— стабамавляют; 6— усывителы: 7— трытитель Выводы: 1, 18— фазосдвигающие контуры; 2, 17— выходы  $11^{11}$ ; 3— плюс  $11^{11}$ ; 3— плюс  $11^{11}$ ; 3— пли  $11^{11}$ ; 10— общий; 11— отдалоченье АПЧ; 12— Сефинатр; 13— 15— ОНЧ; 14— выход АПЧ

	K1749P7						
		D 1	7				
9 1 DK	-	DK H	4				
11 D∞ 12 W		D∞ m	13				
		OV >	16				

Рнс. 5.98. Микросхема К174УР7

микросхем является в настоящее время одним из перспективных направлений совершенствования радиоприемных устройств, что позволит уменьщить число катушек индуктивности.

Одной из микрослем, реализующих принцип ФАПЧ, является KTAK12 (pис. 5.103). Она мнеет типовую структуру для микрослем этого класса. Микрослема содержит для фазовых детектора <math>G000 которых осотавляет слема авталогового переможителя. Вызовной сигнал одном става и G10 проприменам громанедения акодилам применения G10 и G10 при G10 при G10 и G10

Генератор, управляемый напряжением, содержит схему автоколебательного мультивибратора, минтерри транзисторо которого связаны между собой еерев внешилё времязадающий комлексатор, подключаемый к выводам 2 в з. Изменяя номинал внешего комдалсатора от 10° до 10 мФ, можно устанавливать частоту собственных колебаный ТУН в дававоом с.0.10° Ги. На вывод 6 подается




Рис. 5.99. Микросхема К174УР8:

Выводы: 1, 16 — вход ПЧ; 2, 15 — обратная связь; 3 — фильтр АРУ; 8, 9—опорвые контуры; 11 — плюс  $U_{\rm HI}$ ; 12 — выход к фильтру выделения второй промежуточной частоты; 13 — общий

управляющий ток 0...10 мА для электронной подстройки частоты генератора в пределах ±30 %. Вывод 7 используется аналогичным способом для электронной регулировки полосы удержания.

Фильтр нижних частот ( $\Phi H^{i}$ ) обеспечивает необходимую полосу заквата подключением внешних элементов к выводам 14 и 15. Емкость подключаемого компенсатора (в микрофарадах) можно определить по формуле  $C=26,3/\Delta I$ , где  $\Delta I$ ,  $\Gamma u_c$  — необходимая полоса захвата.




Рис. 5.100. Микросхема К174УР9:

Выводы: 1— вкод ;; 2. 17— бколерован; 3— задержи АРУ; 4— выходя дата в томатического министроми частоты (АПЧ); 7, 12— колугур АПЧ; 8, 11— колугур Сиккровкого детектор; 10, 15— общай; 13— плас часто министроми часто министроми при 16— вкод; 16— фильтр АРУ; 18— вкод; 16— фильтр АРУ;



Рнс. 5.101; Микросхема К174ПС1:

Выводы: 1, 4, 6, 9, 14 — общий; 2, 3 — выходы ПЧ; 5 — U<sub>HП</sub>; 7, 8 входы; 10, 12 — коррекция; 11, 13 входы





Рис. 5.102. Микросхема К174ХА14:

2 — фазовый летектор: 3 — переключатель: 4 — электровный 1 - nekonop: преобразователь; 5 — делитель частоты; 6 — генератор, управляемый напряпреобразователь: 5 — деятель частоты; 6 — генератор, управленняя направлення выправлення выправлення выправлення выправлення выправлення выправлення выправлення выправля 4 — коррентатурования усыватель 4 7, 8 — фильтры (69 ммг), 9 — фильтры (70 ммг), 9 — бильтры (70 ммг), 9



### Рис. 5.103. Микросхема K174XA12.

 — фазовый детектор: 2 — фильтр HЧ; 3-ГУН; 4-УПТ Rumonu: I - выходы НЧ (AM) 2, 3 — регулировка частоты ГУН; 4 — вход АМ: 5 — выход ГУН: 6 подстройка частоты ГУН; 7-регуляровка полосы удержання; 8— общий; 9— выход НЧ (ЧМ); 10— выход ФНЧ; 11— U<sub>CM</sub>; 12— вход ВЧ1; 13— вход ВЧ2; 14, 15— выхо-

ды ФНЧ; 16 — плюс U<sub>ви</sub>

Микросхема K174XA12 имеет на выхоле УНЧ на основе лифференциального усилителя (ДУ) и эмиттерного повторителя и может применяться в синтезаторах частот, следящих фильтрах, устройствах регулировки и управления скоростью двигателя. Подключив квари к выводам 2 и 3, можно с помощью этой микросхемы получить кварцевый генератор, выходное напряжение которого синмается с вывода 5. При этом нагрузку необходимо подключать через последовательно соединенные конденсатор емкостью 0,1 мкФ и резистор сопротивлением 1 кОм. Микросхема используется также в схемах молемов. На рис. 5.104 приведена схема включения микросхемы К174ХА19,

предназначенной для формирования стабилизированного управляю-






Рис. 5.104, Микросхема К174ХА19:

Выводы: 1, 16 — регулировка  $U_{\rm BLEMBHH}^{-}$ : 2— термокомпейсация; 3 — минус  $U_{\rm HII}^{-}$ ; 4 — вход буферного каскала: 5—  $U_{\rm BLEMBH}^{-}$ ; 6— лико  $U_{\rm III}^{-}$ ; 7— вмиттер; 8— база: 9— колластеро; 10—  $U_{\rm HII}^{-}$ ; 11, 2— вход  $A\Pi^{\rm II}^{\rm II}$ ; 13—  $U_{\rm BMIMBH}^{-}$ ; 14, 15— регулировка  $U_{\rm BMIMBH}^{-}$ 

щего напряжения настройки и обработки сигнала автоподстройки частоты в блоках УКВ радиоприемных устройств, Z1 и Z2 — фильтры ПЧ.

Пальнейшее усовершенствование полупроводиямовых микроскем повышением степени интеграция и расширением функциональных возможностей открывает перспективы изотовления в едином технологическом цикае функциональных улоло впиратуры связи. Примером сказанного может служить микроскема К174X10 (рвс. 5.105), представляющих собой многофункциональную скему для построения однокриставляют суперетеродинного радиоприемика. При отностью небольном члеле навесных элементов инкроскем обеспечаног усложном для и мун. технологической кироскем достроенных приментых и представлением для применения при отностью небольном члеле навесных элементов инкроскем ворожном достроенных применения и при отностью и применения и при отностью и при отност





Выводы: 1, 2— входы УПЧ; 3, 11 общий: 4— выход смесителя: 5— въвод контура гетеродина: 6, T— входы УВЧ; 8— выход демодулятора: 9 вход УНЧ; 10— блокировка УНЧ; 12 вход УНЧ; 13— власо  $U_{\rm HI}$ ; 14— вход демодулятора: 15— выход ИТЧ; 16 выход АПЧ и блокировка АРУ

Рис. 5.107. Схема управления работой синтезатора частот




Рис. 5.106. Микросхема К174XA15

Выводы: 1, 16 — контуры гетеродна; 2, 4 — вход : стобылизатора; 3, 4 — входы смесителя; 5, 12 — общий; 6 — вход АРУ; 7 — коррекция цепя АРУ; 8 — контур УВЧ; 9 — коррекция УВЧ; 10 — вход УВЧ; 11 — вход АРУ; 13, 14 — выходы ПЧ; 15 — плюс U ип








Рис. 5.108. Микросхема КР1015ХК2;

а — структурная схема; 6 — командное сдово

Выводы: 1— нидикация вахвата; 2— общий; 3, 4— витегриромине фольтры; 5— отключение ЧФД; 6— вход комады; 7— снякронязация; 8— выход импронизация; 9— вход ДПКД; 10— плюс U<sub>HI</sub>; 11— выход на внешний деличень; 12, 13—

внешний делитель; 12, 13 кварцевые резонатеры; 15—выход опорного усилителя; 17—выход ДПКД; 18—выход ЧФД позволяет строить тракты высокой и промежуточной частот, работа-

ющие на частоте входного сигнала до 70 МГц.

Последние достижения в области микроэлектроники обеспечивают создание новых типов бытовой РЭА с большими функциональными возможностями. Значительно расширено влияние инфровой элементной базы, все чаще используются цифровые устройства для расширения услуг, предоставляемых потребителям [10]. Функции цифповых устройств (ЦУ), входящих в состав радиоприемных устройств. в основном сволятся к определенню параметров состояния узлов приемников и изменению состояний, если это необходимо, по определенной программе. Использование ЦУ в качестве центрального управляющего устройства позволяет реализовать цифровой конт-родь и управление фактически всеми функциями радио- и телевизионных приемников. С помощью ЦУ можно выполнять синтез частот, управление дисплеями, а также осуществлять выбор параметров: полосы пропускания, коэффициентов усиления трактов и их поддержание. На рис. 5.107 показана схема управления работой синтезатора частот (СЧ). Принцип управления заключается в том, что в цепь ФАПЧ включается инфровой делитель частоты, коэффициент деления которого меняется под действием управляющих сигналов.

Переменный делягель состоит из пересчитывающего устройства В, двух программых сечетноко N, == бат и N, р=10 бит и регистра RG. В неходиом состояния в счетчики записываются определенные вененчики какадый винулье Р выменяет содержимое счетчика N, ≠0, сигнал С пячествиков, Пока содержимое счетчика N, ≠0, сигнал С пячествиков, Пока обращения С пачествиков, пока обращения С пачествиков пачествиков обращения N, в N, которые в виде 15-разрядиюте слояв записываются в регистр. Поря завершения м, соло обращения С пачества пачества перезаписываются в счетчики в пякл повторяется. Комана на перестройку частоты поделется с пульта управления Клавна на перестройку частоты поделется с пульта управления (клавна на перестройку частоты поделения (клавна на престройку частоты поделения (клавна на перестройку частоты поделения (клавна на перестройку частоты поделения (клавна на перестройку частоты перестройку престройку пре

туры).

рнс. 5.108, а приведена структурная схема микросхемы КР1015ХК2, предназначенной для управления частотой настройки радиоприемников, Микросхема содержит 20-разрядные приемный Р1 и буферный Р2 регистры, 12-разрядный двончный делитель частоты N1 с переменным коэффициентом деления от 16 до 4095 с шагом. кратным единице (ДПКД), 7-разрядный поглощающий счетчик №., логический блок управления (БУ), опорный генератор G, опорный делитель N2 и частотно-фазовый дискриминатор (ЧФД). Микросхемы работают следующим образом [11]. В приемный регистр с помощью клавиатуры или от управляющего контроллера подается в последовательном коде информация о коэффициенте деления. Скорость ввода ниформации в двончном коде может достигать до 50 кбит/с. Управление режимами работы микросхемы осуществляется с помощью командного слова (рнс. 5.108, б). Блок управления по определенной программе путем последовательного приближения настраивает генератор на заданную частоту, после чего осуществляет автоматическое сложение за ней. Опорный генератор сформирован на транзисторе VT1, который переводится в динейный режим с помощью внешнего резистора. Внешние подстроечные конденсаторы обеспечивают устойчивую генерацию синусондального сигнала на основной частоте. Опорный делитель преобразует синусондальный сигнал в им-





Рис. 5 109. Микросхема КА1508ХЛ1-

1— генератор: 2— нереключатель УКВ/СВ: 3— ОЗУ вх/8 бит: 4— ДПКД: 5— сканирующий счетчик; 6— блок управления: 7— фазовый петектор: 6— петр сканирующий; 8— жодной регистр: 10— асинкропный генератор: 11— петр сканирующий; 8— жодной регистр: 10— асинкропный генератор: 11—

Вменяк: 1— выбор дешального, 3— «брое полагого режетра; 4— «пакратная дания; 3— выборанционный вист, 80— пласе (идт, 7, 9— общей; 8— выгод долгова сверией честиты; ВК, 11, 31, 11— закоды мощение транспортагод долгова сверией честиты; ВК, 11, 31, 11— закоды мощение транспортагод долгова (идт, 12)— под дей предержение транспортагод долгова (идт, 12)— под дей предержение транспорта (идт, 13)— под угранспорта (идт, 13)— под уг

пульсный и обселенняет его лежение на частотах до 10 МГц с коффициентом деления 1024 и 2560. Цастотом-фазовый дикумичатого сравнивает поступающие на его входы віходиме импульсы делителей МІ п. М. д наврабативает спиль дипбики. Сигна д вихода ЧФД подается на интегратор, выполненный на п-кавальном трайантора VГц который форморует на семе выхода постоянное на датора VГц который форморует на семе выхода постоянное на віхода чободна по постановни від по постановни по повід по постановни підпівнию фазовой спихропичації в коліне ФАГЦ.



Рвс. 5.110. Синтезатор частоты приеминка УКВ и СВ программ на микросхеме КА1508XЛ1

ника напряжения пвтания  $U_{nn} = 5 \, B + 10 \, \%$  на частоте входного сигнала  $f_{nn} = 6 \, M\Gamma u$ . Уровни управляющих напряжений  $U_{nn}^{\dagger} > 3,2 \, B$ ;  $U_{nn}^{\dagger} < 0,45 \, B$ . Транзистор VT1 имеет напряжение сток/исток 16 B.

Микроскема КА1508XЛІ (рис. 5,109) обеспечивает автоматический поиск и настройку на частоту радиостанции, запомнивание и смеиу частот секи радностанций по выбору пользователя в каждом дивпазоне, Микроскема вырабатывает звуковые сигнали различното тома и дантельности, повещающие с смене диапазона рабочки

частот, достижении верхней и нижней границ диапазона.

Внешине управляющие сигналы, поступающие на делитель с переменным коэффициентом деления 4 со сканирующего счетчика 5 позволяют осуществлять сканнрование днапазона приема с определенным шагом в ручном или автоматическом режиме. При настройке на станцию код, определяющий коэффициент делителя, записывается в ОЗУ 3 с последующим использованием для быстрой настройки, так как нет необходимости в последовательном полборе. Регисто входной информации предназначен для использования внешнего контродлера. На рис. 5.110 показан пример использования микросхемы КА1508ХЛ1 в СЧ приеминка с СВ и УКВ днапазонами [11]. Для построення СЧ требуются перестранваемые генераторы СВ и УКВ пиапазонов, кварцевый резонатор и RC-фильтры. В УКВ диапазоне используется пополнительный пелитель, имеющий коэффициент леления Р или Р+1 и большее быстролействие. При работе опорного генератора с частотой fo=3,6 МГц днапазон изменения коэффициента деления N и шаг перестройки соответствуют табл. 5.16. Микросхема КА1508ХЛ2 нмеет коэффициенты делення 108...231, 97...209, 649...797, 980...1190, а микросхема КА1508ХЛ4 - 109...232, 3820...4240, 3835... 4870

На рис. 5.111 приведена схема микропроцессорной системы управления радновещательным приемником. Управление предусматри-



Рис. 5.111. Структурная схема микропроцессорной системы управления работой радиоприемных устройств.

1 — демодулятор; 2 — усилитель; 3 — МП; 4 — индикатор (дисплей); 5 — запоминающее устройство; 6 — тастатура; 7 — устройство синтеза цифрового сигнала; 8 — генератор импульсов: 9 — усилитель

### Таблица 5.16

f <sub>вх</sub> , кГц	Шаг перестройки, кГц	Коэффициент деления		
9/10	9/10	109232		
25	100 (с виешним делителем 40/44)	764839		

вает запоминание иескольких десятков каналов с ниднкацией номера канала на днеплее и быстрой настройкой по каналам, позволяет осуществлять поиск и запоминание каналов.

В приемнике может быть организовано дистанционное управлене, Сигналы дистанционного управления подвотся через лемогулятор и операционный учелитель на микропроцесор. Запоминающе устройство фиксирует треумое число слоя, соответствующих числу каналов. С выхода 39 информация поступает на устройство синтела инфрового сигнала. Сигнал в цифровой форме подвется и агенратори и формирователь инпульсов. С выхода генератора запражение через усидитель подвется из варибалы целей вастобия.

## 5.5.3. Усилители низкой частоты

Проектирование мопимых полувроводиниюмых интегральных УНИ слазное решением раза скомотехнических, конструктившах и техпологических залач. Во-первых, следует разработать экономитивых струхтур, причем каскад должен обеспечивать малые испиейные искакения синталь. Во-вторых, требуется получить на одном кристальп-р-п и ф-п-р структуры с высокой допустимой плотиостью тока и повышенным значением кооффициента услагия, а также инжекциониме п-р-п структуры с большими значениями коаффициента услагия, накросски с мощимым выходимым структурым, чтобы получить 
инкросски с мощимым выходимым структурым. У 
инкросски с мощимым выходимым структурым, чтобы получить 
инкросски с мощимым выходимым структурым, чтобы получить 
инкросски с мощимым выходимым структурым. У 
инкросским разработ 
у 
инкрасский с предустать 
инкрасский разработ 
у 
инкрасский разработ 
у 
инкрасский разработ 
у 
инкрасский разработ 
у 
инкрасский 
у 
инкрасский


В настоящее время создан ряд нитегральных УНЧ, которые в за-

Тип микросхем	U <sub>ип</sub> , в	P <sub>BMX</sub> ,	K <sub>r</sub> , %	f <sub>H</sub> , I'm	f <sub>в</sub> , кГа	Inor, MA
K174VH4A K174VH4B K174VH4B K174VH7 K174VH7 K174VH9A K174VH9A K174VH9A K174VH10A K174VH11 K174VH11 K174VH11 K174VH11 K174VH11 K174VH14 K174VH14 K174VH15 K174VH14 K174VH15 K174VH18 K174VH19	9 9 12 15 15 15 15 15 ± 15 15 12 12 ± 15	1,4 1 2,4,5 2,4 7 7 7 ———————————————————————————————	2 2 1 2 2 1 2 0,2 0,5 1 0,5 1 1 1 1	30 30 30 40 40 20 20 20 20 20 30 —	20 20 20 20 20 20 20 20 20 20 20 20 20 2	10 10 -30 20 15 30 30 40 40 100 40 1080 -25 1656

висимости от типа радноприемного устройства могут применяться в следущих вариантах: предварительный интегральный УНЧ и выходной каскад на дискретных компонентах, предварительный УНЧ и мощный интегральный УНЧ, а также мощная микросхема с достаточным коэффициентом усления по напряжению (таб. 5.17).

Схема УНЧ К174УН7 (рис. 5.112) имеет выходилю мошность 4.5 Вт. Входной каскад усилителя построен на составном р-п-р транзисторе (VT1, VT2), нагрузкой которого служит транзистор VT3. Предусилительный каскал выполнен на транзисторах VT7, VT8, VT10. С целью уменьшения нагрузки на входной каскад транзисторы VT7 н VT8 включены по схеме с общим коллектором. Нагрузкой транзистора VT10 является генератор тока на транзисторе VT9. Мошный выходной каскад построен на транзисторах VT14, VT16, VT11, VT17 и обеспечивает выходной ток 1 А. Ток смещения выходного транзистора VT10 определяется током, проходящим через транзистор VT9, н паденнем напряження, возникающим на диоде VD3. Ток смеще-ння выходного транзистора VT17 определяется током VT13 и паденнем напряжения, выделяющимся на «столбике» р-п переходов (VD4, VD5, VT15). На транзисторах VT4 и VT5 выполнена цепь стабилизации рабочей точки усилителя по постоянному току, К выводу 5 подключается внешняя цепь, корректирующая частотную характеристику на высоких частотах, а к выволу 6 — цель обратной связн, которая служит для регулировки коэффициента усиления. Усилитель обеспечивает выходную мощность до 4,5 Вт на нагрузке 4 Ом при напряжении источника питания 15 В.

Трехкаскалный витегральный УНЧ К174УН9 позволяет получать выходную мощность до 7 Вт на нагрузке 4 Ом при напряжения всточника питания 18 В (рис. 5.113). Усилитель низкой частоты К174УН9 имеет встроенное устройство стабилизации тока покоя транвисторов выходного каскада, что гарантарует высокую временную







Рис. 5.112. Усилитель мощности К174УН7:

а — принципивальная электрическая схема; Б — скема включения



Рис, 5,113, Усилитель мощности К174УН9




Рис. 5.114. Усилитель мощности К174УН11:

a — функциональная схема: 1 — предусилитель; 2 — УНЧ; 3 — схема защить от перегрузки; 4 — стабильзэтор; 5 — схемы защить от короткого замыжания 6 — уснаитель мощности; 6 — основая схема включения




Рис. 5.115. Усилитель мощности К174УН10:


a — функциональная слемя: 1 — ускаятель-регулятор ВЧ-сиявая; 2 — ускаятель-регулятор Пунсинава; 3 — слем управляем уровем ВЧ-сиявая; 4 — выполняем 1, 2 — яком пересо НЧ-кавая; 3 — акол пересо выполняем 1, 2 — яком пересо НЧ-кавая; 3 — акол пересо кавая; 4 — ускаять 1 — то поли и пересо по НЧ-аваяя; 4 — ускаять 1 — то по негулятор по НЧ-авая; 4 — ускаять 1 — то по негулятор пересо НЧ-кавая; 4 — ускаять 1 — то по негулятор пересо НЧ-кавая; 4 — ускаять 1 — то по пересо НЧ-кавая; 4 — магол пересо НЧ-кавая; 4 — на по негулятор пересо НЧ-кавая; 4 — чето негулятор пе

и температуризую стабильность выходиях параметров усилителя. Имеотися также устройства защиты выходимых травизсторов от короткого замыжания и красталла от термоперетуузок, чем обеспечивлегся долтогременная в высокояваемая работа микростем. Кота инкростемы пачет внутреняем сдейк защиты от электрических и темповых первиратуризация от применения от применения от применения обращить обеспечивающим обращить ток изгочеки защучения 1.8.4. Если К/14/УНР необходимо отванить ток изгочеки защучения 1.8.4. Если мощность, отдаваемая в нагрузку, превышает 300 мВт, микросхему

верхностью не менее 30 см2.

Развитием и продолжением рада мощимх УНЧ является микросема КТАУНІ (рис. 5.114.0.), функциональная схема которой вавличния предвадущей микроскеме КТАУНЭ. Одлако за счет прикшира диференциального усланятеля в качестве входного каскада имя питания (±15 В) характериствик УНЧ значительно удучшемы. Напрявер, обеспечен выходива мощность до 15 Вт на ватрузме 4 Ом, при этом коэффициент гармоник не превишает 1 %. Микроскема КТАУНІ должива устанявляеться на теслаотовов, если мощность, КТАУНІ должива устанявляеться на теслаотовов, если мощность, отдавлемая в нагружку, превишает 300 мВт. Эффективная поверветь диастит теплоотова, должива быть в менет 100 мВт. Эффективная поверфект диастит теплоотова, должива быть в менет 100 мВт. Эффективная поверфект диастит теплоотова, должива быть в менет 100 мВт. Эффективная повер-

М.В. спереофоличекой бытолой прациональную замерскногом арухиканальные предварительным УНЧ, к оторым ожило подключать околечим с установые образоваться образ



Рис, 5,116. Усилитель мощности К174УН12




Рис. 5.117. Усилитель мощности К174УН14



Рнс. 5.119. Усилитель мощности К174УН18:

1 — предварительный усилитель;
 2 — управляющий каскад;
 3 — усилитель тока;
 4 — тепловая защита;
 5 — усилитель мощности



Рис, 5.118, Усилитель мощности К174УН15



Рнс. 5.120. Усилитель мощности К174УН19

Следующей (я по номеру в серян, и по месту в устройстве обработки сигнала азуковой частоты влажется инкросхим К1494 ПІ2 (ркс. 5.116). Основу этой схемы также составляют каскодиме усилители, построенные по схеме, приспособаетной эли коминециораваних регуалровом урошей громмости и балакса каналов в стереофоните регуалровом урошей троммости и балакса каналов в стереофотите сигнал-шчу более 52 Б при коофойциранте тавмовик менее 0,5 %.

Vеляитель мощности типа К174УН14 (рис. 5.117) имеет чувствительность 20..50 мВ, макеимальное выколаюе напряжение  $U_{\rm MF} = 3.6.46\,\rm B$  и коэффициент гармоник  $K_{\rm c} < 0.5$  при  $P_{\rm MF} = 0.05.2\,\rm B$  т. На рис. 5.118 приведена основняя стема включения лужканального уклителя мощности типа К174УН15, позволяющего развинать мощность  $P_{\rm MF} > 60\,\rm B$  из на изголяе  $R_{\rm c} = 20\,\rm M$  и  $K_{\rm VI}_{\rm c} > 100.\,\rm a$  двужканального мость  $P_{\rm MF} > 60\,\rm B$  из на изголяе  $R_{\rm c} = 20\,\rm M$  и  $K_{\rm VI}_{\rm c} > 100.\,\rm a$  двужканального

ный усилитель мощности К174УН18 (рис. 5.119) имеет рассогласование стереоканалов по усилению не более 1 дБ,  $K_{yU}$ =42..46 дБ,  $U_{u}$ <  $\stackrel{<}{_{\sim}}$ 2 мВ и обеспечивает на выходе напряжение  $U_{nMz}$ =2,5...4 В при  $U_{xx}$ =12 В.  $U_{xx}$ =0 мВ в  $R_{xx}$ =4 Ом.

 $U_{\rm H\,II} = 12$  В,  $U_{\rm H\,II} = 20$  мВ н  $R_{\rm H} = 4$  Ом, Усилитель мощности низкой частоты К174УН19 (рис. 5.120) работает на частоте входного сигнала от 10  $\Gamma$ ц до 30 к $\Gamma$ ц и обеспечи-

вает нелинейность выходного напряження не более 0,5 % при выходной мощности Рамк=12 Вт н К. № 30 дБ.

В качестве микрофонных и телефонных усилителей в раздиоприемпой аппаратура, а также для усиления слабых сигцалов различных датчиков применяются предварительные УНЧ, имеющие зачиттельный коэффициент усиления (К<sub>М</sub>≥1000), малый коэффициент шума и хорошую ликейность (табл. 5.18).

Таблица 5.18

					-	
Тнп микроехем	U <sub>BX</sub> , MKB	K <sub>yU</sub> ×10*	K <sub>p</sub> , %	U <sub>BMX</sub> , MRB (U <sub>BMX</sub> , B)	I <sub>HOT</sub> ,	U <sub>HII</sub> B
K538VH1 KP538VH3 K548VH1 K548VH3 K157VH1 K174VH13 K1400VH1	1.20,85 5 0,71.6 1,5 — 1,5	100 0,3 50 4 - 56 ab 5,5	0,1 0,1 5 0,4	U <sub>MII</sub> —3 0,5 (U <sub>mI</sub> —3) (0,6) 15 50 MB 20 MB 20	8 5 15 - 5 24 1	15 6 12 1,3±15 % 9

Схема предварительного УНЧ К174УНЗ (рнс. 5.121) содержит двухкаскадный входной усилитель на транзисторах VT1 и VT2




Рис. 5.121. Предварительный усилитель К174УНЗ; а — принципвальная электрическая схема; б — схема включения




Рис. 5.122. Предварительный усилитель Қ538УН1: а — принципиальная заектрическая сисма: б — скема включения

с ввешими нагрузками в целями смещения и двужасскальний выходной услаитель вы уразыкстрорах VIЗ в VIS. Свема предужатрявает введеные внешный обратной сажи через транзыстор VT4. Диоды VD1—VD4 служая для солждования уровия коллекторного напряжения транзистора VIЗ и вотенциали базы выходного транзистора по постоянному току.

Усилитель используется с большим числом навесиих компонентов, определяющих его температурную стабильность, частотную характеристику и коэффициент усиления. При сопротвалении в цели базы транзистора VTI R=1 кОм приведению ко входу напряжение щумов усилителя U==1,5 кмВ в полосе частот 20 кП.

Улучшение шумовых характеристик усилителей путем усовершенствования технологии и оптимизации выбора режимов работы траизисторов является основной проблемой развития этого направления универсальных схем. Примером предварительного усилителя с улучшенными характеристиками может служить усилитель типа К538УН1 (рис. 5.122). Двухкаскадная схема усялителя позволяет получить коэффициент усиления К<sub>и</sub>∪≥10°. Входной жаскад построен по дифференциальной схеме (VT2 и VT4). Напряжение питания на этот каская поступает от эметтерного повторителя VT1. Составной эмиттерный повторитель VT8 и VT9 служит для согласования входного н выходного каскадов. Ток этого эмиттерного повторителя онределяется выходным потенциалом транзистора VT7. Траизистор VT12, активной нагрузкой которого являются транзисторы VT10 и VT11, инвертирует сигналы, поступающие с выхода составного эмиттерного повторителя. Выкодной каскад, построенный на траизисторах VT13, VT15 и VT16, обладает корошей линейностью и позволяет получить коэффициент гармоник Kr < 0,1 %. Траизистор VT14




Рис. 5.123. Микросхема К174УН13

предиваначем—для защиты выходного каскада от перегружи по току. Улучинение температурной стабильности и стабильности по напряжению питания достигается введением в схему стабилизаторя инфексительности обратносмещениях диолах VD2 и VD3, которые также пойнкают напряжение коллектор — эмиттер транитеров вохидного каскада. Пля улучинения частотной характеристики в схему введен корректирующий комплексор СI. Частота единичност усидения этой микросхемы достигает 16 MR1, а приведенное ко входу в полосе частот от 0.1 до 10 кП и напряжение шумов  $U_m = -12$  кмВ при кооффиценте усидения за

На рис. 5.123 показано включение микросхемы — усилителя записи с APV в предварительного усилителя воспроизведения звука типа К174УН13. Микросхема обеспечивает коэффициент нелинейных некажений выходного ситиала не более 0.4 % без цепи APV при К<sub>211</sub>=28 дВ и U<sub>21</sub>=20 МВ, а также усиление по цепи APV при

50 дБ и диапазон напряжений АРУ не менее 6 дБ,

Друхсивальный УНЧ тила Ко174УН17 (рмс. 5.124) предлазначен для работы от инжовольтных источников патания 1,6.6.6 В. При нагрузке 40 Ом и  $U_{\rm M} = 2,1$  В он может развивать мощность до 10 мВт с  $K_{\rm c} = 10^{8}$ . Сипжение выходолой мощность вызывает значительное снижение нелинейных искажений. Микроскема К1400УН1 (рмс. 5.125) ваботает от источника питания 3.4.1 В и представляет собой УНЧ с автоматической регулировкой выходного уровия, илиряжение шумов, приведенные по входу, че более 1,5 мВ и  $K_{\rm MJ} > 5500$ .

Двухканальный малошумящий усилитель типа К548УН1 (рис. 5.126) предназначен для работы от источника питания U<sub>n1</sub> = +12 В±10 %, имеет выходное напряжение до U<sub>sax</sub> = (U<sub>xr</sub> −3) В

	A	Ф17491	417	
- 12 6	W1	D	mt	9
8	(+ <i>U</i>		-U >	11
13	W2	D	m2	16
1	-11		-U >	19
15	OV		+// >	5

K14009H1					
1	W	DDK	m	9.	
12 2 11 3	S H FC		DK FC : +U :	6 7 10 5	

Рис, 5.125. Микросхема К1400УН1

Рис. 5.124. Микросхема КФ174УН17

K5489H1					
2	W1	▷	mf	7	
13	W2		m2	8	
5, 6 10, ff	FC1		-U >	9	

K5489H3					
1 12	W	▷	m	Ħ	
_10_	(+ij		ov >	2	
3	W		m	5	
17	// c+U		OV :	6	

Рис. 5.126. Микросхема К548УН1

Рис. 5.127. Микросхема К548УНЗ

и полосу пропускания до 20 МГц. Выпускается три типономинала микросхемы, различающиеся по напряжению шумов, приведенных по входу; 0,7; 1,0; 1,6 мкВ.

Малошумищий усилитель типа К648УНЗ (рис. 5.127) служит для работы в служовых аппаратах. Он содержит предварительный усилитель, имеющий напряжение шумов  $U_{ms}$ <<1,5 мхВ при  $U_{msz}$ <<0.28 ( $V_{msz}$ ) служит для жежний служитель, обсественняющий выходной усилитель, обсественняющий выходною напряжение  $U_{msz}$ <<0.6 В. Суммарный коэффициент усиления обоих усилитель  $V_{Nsz}$ </br>

#### 5.6. Интегральные цифро-аналоговые и аналого-цифровые преобразователи

Широкое распространение цифровых вычислителей в устройствах обработки текущих снивалов требует применения микросхем как для прямого преобразования исходной аналоговой величны в соответствующий ей цифровой эквнвалент, так и для обратного преобразования выходных цифровых данных в пропоризональные аналоговые уровни. Преобразование аналоговых сигналов в цифровые осуществляется АЦП, обратное преобразование — ЦАП,

# 5.6.1. Цифро-аналоговые преобразователи

Все виды ЦАП можно условно разделять из две группы: с прецияновными ревистивными натридими, безьпатричные ЦАП. В первой группе по способу формдрования сигнала раздичают три типа схемс сумикрованием токов, с делением напряжения, с суминрованием напряжения (рис. 5.128); однако в микроэлектронном исполнения применяются структуры голько перами, двух типов.

Из микросхем второй группы можно назвать два типа ЦАП: с активными делителями тока и столастические (рис. 5.129, а, 6); об группы ЦАП обладают достоинствами и недостатками, влияющими

на характеристики прибора.

Основной характеристикой ЦАП является разрешиющия способоть, отределемия числом зараждов N. Тооренчиски ЦАП, преобразующий N-разреднике двоичные коды, должен обеспечить  $2^N$  различим завачений выходилого сигнала с разрешяющей способностью ( $2^{N}-1$ ) $^{-1}$ . Абсолютиюе значение минимального выходиюго кванта выпражения опражения ЦАП, называемым на опражения опра

Отличне реального вначения разрешающей способности от теоретического обусловлено погрешностями узлов и шуммик ЦАП. Тояность ЦАП определяется значениями абсологиой погрешности примость ЦАП определяется значениями абсологиой погрешности приная погрешность бы представляет отклонение значения выходного извържения (тока) от помикального рассиченого, соответствующего конечной точке характеристики преобразования (рис. 5,129, a). Абсолютая погрешность обмно вемеряется в единицах мнащего звачащего разряда (МЗР). Нединейность прибора б<sub>2</sub> характеризует делегичность минимальных предащений выходного сигнала во всем




Рис. 5.128. Цифро-аналоговый преобразователь с резистивными матрицами:

а—с суммированием токов; б—с делением напряжений; о—с суммироваивем напряжений; U<sub>м</sub>— этвающое напряжение




Рис. 5.129. Безматричные цифро-аналоговые преобразователи:

а—с активными долягольны токов; б—столастические; 1— компаратор капов; 2—генерато случайных цифровых систельсю; 3—тратер; 4—активим, делятель тока на 2; 5—цифровые колоди; 6—акалотовый выход; 7—актомных образностою заприжения; 6—тактовый ситель; 1—передаточных дараных образностою заприжения; 6—тактовый ситель; 1—току образования намодной сигел; Е—прамая, соединающая изсельные значения уровней выкоролоб сигел; Е—прамая, соединающая изсельные значения уровней вытоку образования соединающая предатого волоб штактор.

диапазоне преобразования и определяется как наибольшее отключение выходного сигнала от прямой линии абсолютной точности, проведенной через нуль и точку максимального значения выходного сигнала. Значение нелинейности не должно превышать ±0,5 единицы МЗР.

Лифференциальная шелинейность б<sub>л. п.в.</sub> дарактеризует идентиченность осведит дирамений сентава. Е совределяют как минимальную разность портенциальность портенциальность портенциальность портенциальность портенциальность портенциальность под сентава дамение дифференциальной пелинейности. В докажно превышать удовенное значение потренциальность Есля значение бълга больше санимым АЗР, то преобразователь исмоноточным, т. е. на его выходе выкодной ситрал не может паранемоноточным, т. е. на его выходе выкодной ситрал не может паранемоноточныем стану предоставать предоставать и предоставать и предоставать по предоставать и предоставать по предостав

Из динамических параметров наиболее существенными являются время установлення выходного напряжения или тока и максимальная частота преобразования. Время установления 1 -- интервал времени от подачи входного кода до вхождения выходного сигнада в заданные пределы. Максимальная частота преобразования f по - нанбольшая частота дискретизации, при которой параметры ЦАП соответствуют заданным значениям. Работа ЦАП часто сопровождается специфическими переходными импульсами, которые представляют собой острые пики большой амплитулы в выходном сигнале, возникаюшне из-за разности времен открывания и закрывания аналоговых ключей в ЦАП. Особенно выбросы проявляются, когда вместо нуля в старшем значащем разряде и единиц в младших разрядах кода поступает единица в старший значащий разряд (СЗР) и код «все нули» в МЗР. Например, если входной код 011...111 сменяется кодом 10...000, а ключ старшего ЦАП открывается позже, чем закрываются ключн младших, то приращение выходного сигнала всего на один квант может сопровождаться импульсом с амплитудой 0,50 для. Для-


Тип микро- схем	число раз- рядов, N	tyer, MKC	% .270	UBBEX' B	U <sub>MI</sub> , B	Uour B	Pnor Br	$v_{\rm bx}^1/v_{\rm bx}^0$
КР572ПА1 КР572ПА2 К594ПА1 К1108ПА1	10 12 12 12	5 15 3,5 0,4	0,10,8 0,020,1 0,02 0,02	(510) (2) (37)	+5,4 +5; +15 -15 +5; -5;	10,24 10,24 10,24 10,24	0,1 0,4 0,7 0,9	3,6/0,8 2,4/0,8 2,0/0,8 2,0/0,8
К417ПА1	13	15	0,02*	±10	±5; 15;	-	0,7	2,4/0,8
К417ПА2	13	15	0,02*	土10	±15; 5;	10	0.7	2,4/0,8
Қ427ПА1	16	30 .	0,02	±10	±15,5	-	0,5	2,4/0,8

Для группы Б — 0,1; для группы В — 0,3.

тельность этого пика будет соответствовать запаздыванию смены состояния ключей. В настоящее время в зависимости от значений параметров вы-

деляют прецизионные и быстродействующие ЦАП, Прецизионные ЦАП нмеют 8,≤0,1 %, а быстродействующие t<sub>ver</sub>=100 нс.

В табл. 5.19 приведены текнические характеристики прецизиолих ЦАЛІ. Большинство из инк построено по семые с токовомым аналоговыми ключами (рис. 5.128), одляко в своем составе микросским не содержат суминрующий (ОУ, так как выполнять из этом же кристалье ЦАП и сверкокороствий ОУ, так как выполнять из тожно, для преобразований с предусменной 
Схема ЦАП содержит три группы элементов, связанных между собой на выхоле делителями тока. Каждая группа — это 4-разрядный ЦАП с суммированием токов, Выходной ток первого ЦАП непосредственно поступает на выход прибора. Выходные токи двух других ЦАП, образующих младшие разряды, поступают на выход через делители тока 1/16 и 1/128 (резисторы R15 и R17), Масштабные резисторы R16 и R18 служат для создання цепи обратной связи внешнего ОУ. Таким приемом гарантируются малые дрейфы выходного напряження ЦАП, поскольку резисторы матрицы токов и масштабные резисторы для внешнего ОУ изготовлены на одном кристалле, Резистор R21 служит для перевода (смещения) ОУ в режиме двухполярного выходного сигнала. Отслеживающий усилитель DA, траизистор VT и резисторы R<sub>эт</sub> и R<sub>π</sub> образуют схему формирования опорного напряжения, залающую смещение на общую базовую шину всех источников тока. Взвешивание разрядных токов внутри схемы ЦАП. выполняемое в два приема (в эмиттерных цепях траизисторов-источников тока используются резисторные матрицы как взвещенного типа в старших разрядах (R-8R), так и лестинчного типа R-2R в млад-



Рнс. 5.130. Цнфро-аналоговый преобразователь:

a — функциональная схема: 1 — схема формирования опорного напряжения; 2 — источники токов; 3 — токовые ключи; 4 — схема сдвига (смещения) входимых уровней; 5 — преобразователь

Выводы: 1, 2— резястор смещения; 3— токовый выход; 4, 5— резисторы обратной связи  $R_{\rm OCI}$  п  $R_{\rm OCE}$ ; 6— общий; 7—15— цифровые входы; 19, 20— плюс  $U_{\rm HII}$ ; 1— инверсивующий вход ОУ; 22— невинертрующий вход ОУ; 23— печень ретрующий вход ОУ; 23— печень ретрующий вход ОУ; 24—инвус  $U_{\rm HII}$ ; 6, 6— схемы включения

ших разрядах), поволило сузять в матриках диваваои отношений монивалов реакторов от 1 до 1/4 вместо требуемого в матриках ЦАП с прямым вавешиванием диваваона от 1 до 2048. Для поддержиния постояной плоитости токов через занитерные переходы источников токов с доочным завешиванием применени транзисторы, поших разрядов. Это поводонет сокранить постояниям падение напражения на змиттерных переходах независимо от тока разряда и получить необходиную лижейность.

Наличне резисторов обратной связи и резисторов сдвига уровня ОУ позволяет применять микроскему K594ПА1 в режимах однополярного и двухполярного выходиых сигналов. На рис. 5.130, б при-




Рис. 5.131. Микросхема К1108ПА1:

— функциональная электрическая схема: 1 — токовые ключи: 2 — парадлельный регистр; 3 — температурная компенсация; 4 — матрица R-2R; 5 — компаратор; 6—ские включения в односилярном режиме.

Выводы: 1—папос U<sub>HI</sub>: 2—минус U<sub>HI</sub>: 3—коррекция ОУ; 4, 5—опорвые
вапряжевия; 6—общий; 7—резистор; 8—выход; 9, 10—резисторы обратной
соязи; 11—нивертирующий вход ОУ; 12—выход ОУ; 13 (МЗР)—24 (СЗР)—

пифповые вхолы

велена схема включения ЦАП в режиме однополярного сигнала для работы с цифровыми ТТЛ сигналами. В этой схеме резистор сопротнвлением R<sub>19</sub>=10,5 кОм включается в цепь ООС ОУ. В режиме двухтивлением к<sub>19</sub>=10,3 ком включается в цень ООС ОУ. В режиме двух-полярного выходного сигнала (рис. 5.97, в) в цень ООС ОУ включа-ются реэнсторы R19, R20 (10,5...2,5 кОм), а инвертирующий вход ОУ через резистор R21 присоединяется к источнику опорного напряження через переменный резистор, который необходим для компенсания первичных ошибок ПАП. Микросхема К594ПА1 может применяться и для преобразовання инфрового кода, поступающего от КМОП цифровых микросхем.

На рис. 5.130, в привелена схема включения преобразователя иля получения однополярного выходного тока, при этом напряжение питания Uна=5...15 В подключается к выводам 19 и 20. Входное напряжение «О» должно быть не более 0.3 U-и, а входное напряжение «1» — не менее 0.7 U пр. Для получення выходного билолярного тока необходимо вывод 1 через резистор 50 Ом подключить к источнику опорного напряження, вывол 2 соединить с выволом 3, а выхол ОУ

подключить к выводу 5.

На рис. 5.131 а показана структурная схема 12-разрядного биполярного ЦАП К1108ПА1А, имеющего время установления выход-

ного сигнала tyez = 0,4 мкс (для К1108ПА1Б trez = 0,7 мкс).

Без внешнего ОУ схема имеет максимальное выходное напряжепне ±1 В. Она работает от двух источников пнтання U<sub>пп1</sub>=+5 В и U<sub>пп1</sub>=—15 В. Опорное напряжение регулируется в пределах 2,0... 10,5 В. ЦАП работает от ТТЛ-уровней, причем U1 не должно быть менее 2 B, а U n не должно превышать 0,8 B. Значительное повышение быстводействия по сравнению с микросхемой К594ПА1 получено за счет включення на выходе ключей нормирующей схемы R-2R упрошення схемы ключей и применения новых технологических приРис. 5.132. Микросхема КР572ПА1
Выводы: 1 — выход 1; 2 — выход дополияющий 2; 3 — общий; 4 (СЗР) — 13
(МЗР) — цифровые входы; 14—плюс Uнп
15 — опориос напряжение; 16 — ООС



емов. На рис. 5.131,6 приводеня стемя включения ПАЛТ в режиме однополярного считаль. На выход ПАЛТ (вымод 8) приводенней маститаблик ОУ, в цель ООС которого включена внутренние резіметоры при работе ЦАЛТ в режиме двуголожирого включено включено включено включено не применение необходино подключить вынод 7 к выходу, а вывод 5 — к выводу песточника опоряго папряжения (вылост 4), чтобы уровень Пьта, по-высить, до песобходимого значения. Еккость С,=10.100 пФ служит для селесняя к миненуму времени установления включного тока. Параметры ЦАЛТ КПОВПАЛ, приведенные в табл. 5.19, измерены при одгополярном включено включеные включеные при одгополярном включение при одгополярном включение включение в табл. 5.19, измерены при одгополярном включение включение в табл. 5.19, измерены при одгополярном включение включение в табл. 5.19, измерены при одгополярном включение включение включение в табл. 5.19, измерены при одгополярном включение 
При разработке первых цифро-звалоговых КМОП-структур быдь обкаружем, ото всема затружительно жотоговить из подложке ЦАП источник опорного напряжения. Однако оказалось возможими использовать внешний вывод опорного запряжения для полячи из него переменных авкалоговых напряжения. Если вторую функцию подать в цифровой форме ва входы разраждов, то из выходе ЦАП можно получить ситиал, пропорциювальный произведению апалогового и пифловорго ситиаль. Таким обязамо, вазамботчики палучкая

перемножающий ЦАП (ПЦАП).

В качестве ПЦАП можно использовать и биполярные ЦАП, если у инх есть внешний вход опорного напряжения, которое, однако, может быть только однополярной функцией. Если использовать двухполярный сдвицутый цифровой код, получим результат перемножения функции в двух квадрантах.

На аналоговые КМОП ключи можно подавать двухполярный сигнал, следовательно, результат перемножения на КМОП ПЦАП

можно определить в любом из четырех квадрантов.

Прямером ПЦАП служит микросская К572ПА1. Этот 10-разрядный ЦАП выполнен по КМОП-теклаолгить, Он вмеет диференциальную нелинейность не более 1 % от полной шкллы при времени це, не более 5 мыс. Слежна преобразователя совержит лотипу управратителя построения полной слемы преобразователя к микросхами объяслениять ОУ (рм. 5.132, а).

Схема включення ЦАП в режные двукквадрантного перемножителя предусматривает подключение двуклюзярного источника сигнала ко входу опормого напряжения и подачу обычного 10-разрядного кода (табл. 5.20). При включении ЦАП в режиме четырехквадрант-

Уровни на цифро- вых входах 1, 2, 39, 10	Выходное напряжение	Уровин из цифро- вых входах 1. 2, 39, 10	Выходиое напряжение
111—11 100—01 100—00 000—01 000—00	$(1-2^{-10})$ $U_{\text{off}}$ $(1/2+2^{-10})$ $U_{\text{off}}$ $(1/2+2^{-10})$ $U_{\text{off}}$ $-U_{\text{off}}/2$ $-(1/2-2^{-10})$ $U_{\text{off}}$	111—11 100—01 100—00 011—11 000—00	(1-2-9) Uon 2-9 Uon 0 2-9+Uon +Uon

ного умножения ЦАП из 10-разрядного превращается в 9-разрядный, так как в этом случае старший значащий разряд рассматривается как знаковый (табл. 5.21). Напряжение сигнала, подаваемое на вход U<sub>отт</sub>также должно быть двухноляриым.

Полупроводниковая КМОП микросхема 12-разрядного ПЦАП К572ПА2 имеет дифференциальную нелинейность не более 1 % от

полной шкалы.

Функциональная скема ПЦАП типа К572ПА2 приведена на рис.

5.132, а. В отличие от предмущего ПЦАП, эта микроскема имет
возможность записи и дъвежия информых данимы за сете регистров,
выполненых на КМОП-травансторах и включениях между токовыми
ключами и реамствивой матрицей. Переключение режимов записи и




Рис. 5.133. Микросхема К572ПА2:

а — функциональная схема: І — резисторная матрица; 2 — регистр 2; 3 — регистр 1; 4 — схема управления токовыми ключами; 5 — схема управления регистрами.

Выводы: 2, 48—выходы: 4—авалоговая земяя; 6—аход управления регистра 1; 8 (СЗР) —10 (МЗР) — инфромме входы; 20— $U_{\rm HIII}$ ; 21—аход управления вия регистра 2; 22— $U_{\rm HIII}$ ; 21— $U_{\rm HIII}$ ; 30—выбод коненного реамстора матрицы; 38—опорявсе вапряжение; 47—амьюд резистора обратной съотрания разульности.

Таблица 5.22

	Входы упр	Входы управления		
Режим работы	6	21		
Запись данных в RG1, хранение предыдущих дан- ных в RG2	1	0		
Запись данных из RG1 в RG2, хранение данных в RG1	0	1		
Прямое прохождение данных через RG1 и RG2	1	1		

вывода данных осуществляется сменой потенциалов на выводах 6 и 21. Подключив внешний ОУ, можно строить как двухивадрантине, так и четыреживадрантине перемножители. Режимы работы микроскемы в зависимости от сигнала на входах управления приведены в табл. 5 22

K427/1A1

K417/1.		7 4 +/-	#//	R 26
13 0 DI #/A 1 1 2 1 2 1 1	10 29 17 17 15U 16,23,28 15U 23,27 17U 23 0V A	3 1 5 2 2 4 10 5 17 12 9 13 14 1 R61	-	#15 U 38, 28, 21 +15 U 40, 23 5 U 16 # 0V 20 # 0V 35, 34 FC 37 33

Рис. 5.134. Микросхемы Қ417ПА1, Қ417ПА2 Рис. 5.135. Микросхема К427ПА1 роскем К4/ТПА1, отличающиеся напражением смещения и петеменностью К4/ТПА1 ( $U_{\rm sm} \pm 12.9~{\rm Mp.}~0_{\rm e}0.0$ ); К4/ТПА1 ( $U_{\rm sm} \pm 4.9~{\rm Mp.}~0_{\rm e}0.0$ ); К4/ТПА1 ( $U_{\rm sm} \pm 5.9~{\rm Mp.}~0_{\rm e}0.0$ ) ( $U_{\rm sm} \pm 5.0~{\rm Mp.}~0_{\rm e}0.0$ ) ( $U_{\rm sm} \pm$ 

±10 В. Выводы 21, 23 — 25 не задействованы. Пятандантарараднай ункожновиций ЦЛП типь К427ПА1 выполниет операции двух и четыреживалрантиого умножения в сочетании соперациим записи и зразения цяфуром информации в регистрах. Микроссема имеет дополнительный запасовый разряд и осуществляет—10.—±10 В при подключения источиков питания U<sub>4</sub>==0. ±1.5 ±5.5 %. Согласование уровней якодного напряжения Т171. в КМОП-скемами осуществляется подбором папряжения на при подключения подключения подбором папряжения при подключения подбором папряжения подбором папражения па

(рвс. 5.135). Зались и хранение щифровой информации осуществляются подачей опредслейных логических уровней на входы RG1 и RG2. При RG3 - RG2 — 1 производится запись даниям в регистр RG1 и хранение предымущих даниям в регистр RG1 и хранение предымущих даниям к в RG1 в RG2, хранение даниям в RG1, RG2 — 1 происходит примее прохождение даниям через RG1 RG1-RG2 — 1 происходит примее прохождение даниям через RG1 г RG2 — 1 происходит примее прохождение даниям через RG1 г RG2 — 1 происходит примее прохождение даниям через RG1 г RG2 — 1 происходит примее прохождение даниям через RG1 г RG2 — 1 происходит примее прохождение даниям через RG1 г RG2 — 1 происходит примее прохождение даниям через RG1 г RG2 — 1 примеет при

и RG2.

Как умножающий ПАП имеет следующую передаточную характеристику: Uмы= VU Rge: ПА/2+—АН 3/2<sup>3</sup>): да сА 1—А 165— логические уровим на цифровых входых 1-го и 15-го разридов, которые может принимать замение 1 или 0; К. — комфицивент передами, которые может принимать замения 1 при высоком уровие и 10 при низком может принимать замения 1 при высоком уровие и 10 при низком может принимать замения 1 при высоком уровие и 10 при низком может принимать замения 1 при высоком уровие и 10 при низком можетем разрижение в диапазопе — 10.—10 В, подавьемое на выводы 36, 31.


Миктоскемы КП18ПАП (при. 5.136) представляет собой 8-раз-


рядный скоростиой ЦАП, предизвиаченный для работы с цифровыми микроскемами (табл. 5.23) ЭСЛ. Принципиальное снижение вре-

Таблица 5.23

Тип микроскем	N	tycr.	δ <sub>31</sub> . %	U <sub>BMX</sub> , B (I <sub>BMX</sub> , MA)	U <sub>RII</sub> , B	Uon, B	P <sub>HOT</sub> ,
К1118ПА1 К1118ПА2 К1118ПА3 К1118ПА4	8 10 8 10	20 50 10 30	0,19 0,05 0,19 0,1	(51) -1,0 (20) -1,024	-5,2 5; -5 +5; -5,2 -5	+10 -1 1,21,3	0,5 0,6 0,5 0,8

мени уставовления 1<sub>22</sub>- обусловлено малым перепадом уровней ЭСЛ а также переходом от комбинированной матривы резисторов с многоэмиттерными транзисторами — источниками токов к прецизионной 8-разрадной матрице токов. На рись. 5.137 приведена основная скема включения ункроскемы К[18ПА] на согласований Транст с волизовых метомения ункроскемы К[18ПА] на согласований Транст с волизовых разражения предоставления предоставления транст в соблюзами.





## Рис. 5.136. Микросхема К1118ПА1:

 а — принципиальная электрическая схема.

Выволи: 1—8— цифровые входы (8—СЗР); 9— мниус Um; 1:0— мивертирующий вход ОУ; 11— частотная коррекцая ОУ; 12— ненцертирующий вход ОУ, 12— ненцертирующий вход ОУ, 12— ненсользуемый; 14— выход; 15— выход оправоющий; 16— обход 
сопротявлением 50 Ом с микросхемами ЭСЛ серий К500 и К1800. Установку номинального значения выходного тока в конечной точке шкалы производят изменением опориого напряжения (на рис. 5.137 дана скема подключения ЦАП К1118ПА1 к магистрали микропроцессовного компьекта К1800.

На рис. 5.138 приведено условное графическое обозначение 10-разрадного ЦПЛ типа К11181ЛА2, рабогалиците о циформани сигналами уровней ТТЛ в ЭСЛ. Для работы с уровиями ТТЛ необходихо подилючить вывода 5, 6, 8, 10 к общей шине, а в режиме с уровиями ТСЛ необходихо ЭСЛ дополнительно заведлать вызод 9. Напряжение опорного встоять 10-2, а пределенняюю вителий  $C_{12} = C_{12} = C_{$ 

Мнкросхема преобразует цифровые снгналы в прямом и допол-




Рис. 5.137. Схема подключения HATI KILISTIAL K MIT:

1 — шина данных; 2 — триггеры кра-няшего регистра (К500ТМ131); 3 нящего регистра (К500ТМ13) ПАП: 4 — источник опорного 5 — дешифратор адреса (K500ИД161): 6 — шина адресов: 7 системный синхросигнал



Рис. 5.138, Микросхема K1118ITA2

нительном кодах, может осуществлять преобразование сигналов из примого в дополинтельный код. Для управления режними работы микросхемы служат выводы L, H, 2C. Управление режнимом микросхемы в зависимости от состояния управляющих входов приведено в табл. 5.24. Вывол С — тактовый вход микросхемы. G — вход стробирования выходного регистра.

Таблица 5.24

Состояние входов												
G	н	L	2C	D1, D2,, D10	Состоя	G	н	L	2C	DI, D2,, DI0	Состояние	
1	0	0	1	0 00	0 —1,0	1	1	1	0	1 00	-1,0	
1	1	1	1	0 00	-1,0	1	1	0	X	XXX	-i,0	
1	0	0	0	1 11	0	1	0 X	1 X	X	XXX XXX	0	
		Ť	ľ	0 11	_ĭ,0	Ů	-	*	**			

#### 5.6.2. Аналого-цифровые преобразователи

Основными характеристиками АЦП являются: разрешающая способность, точность и быстролействие. Разрешающая способность определяется разрядностью и максимальным днапазоном входного ана-





Рис. 5.139. Типы АЦП:

а — следящий;
 б — развертывнющий;
 в — поразрядного уравновешивания;
 1 — реверсивный счетчик;
 2 — счетчик;
 3 — тригер;
 4 — слема управления;
 тригер;
 4 — слема управления;

логового напряжения (подной шкалой), точность — абсолютий погрешностью польной шкалы бъл, нелижейностью и диференциальной нелинейностью бяльь. Бысгродействие АЦП характеризуется временем преобразования 1<sub>мр</sub>, г. с. вытервалом времени от момента заданного нижейния сигнала на входе до появления на выходе установнашегога кода.

По структуре построения АШП делятся на два типа: с примененем ЦАП и без них. К первому тниу отностех АШП, структурные скемы которых приведены на рис. 5.139. В настоящее время в интегральном котоличении реальносным АШП развертывающего типа (пиронов последовательно, начиная с маждшего значащего разряда до иффрового код на выходе, соответствующего уровно въоданого ана-



Рис, 5.140, АЦП последовательного счета:

д — функциональная стома: 1 — ЦАЛТ; 2 — счетчик с лотическим управленим Выподи: 1 — вналоговый влод: 2 — цефровой паралленный влюд; 3 — цек дефровой паралленный влюд; 3 — цек дефровой паралленный влюд; 3 — дек дефровой паралленный влюд; 6 — времений диатерации; 6 — премений диатерации; 6 —




Рис. 5.141. Микросхема КР572ПВ1:

Выподак: 1— цифровой восследовательный колі; 2— ккод управления выходами стерних разрасок; 3— (д. 4 СЭР)— 15 (МЭР)— цифрова колды (зыколды; 16— кол, управления клодами-актодами малаших разрасов; 17— ккод управления режимов (МЛ-АППГ); 22— выход «Пакол»; 23— кол среваетая; 27— акод «Зануск»; 28— якод «Цаках»; 23— строберование (АЛП; 30— «цафровая комал»; 31— колечений выпод миртим. Кері; 23— собций вымод режимов; 24— кол стром правод кол

логового напряжения АЦП, К этому типу можно отнести АЦП по-

следовательного приближения со счетчиком,

На рис. 5.140 дана упрошенная схема АШП последовательного счета. На многоразрядный счетчик поступает тактовая частота от генератора, который запускается в момент выборки входного аналогового сигнала. Выход счетчика управляет схемой ЦАП, вырабатывающей ступенчато нарастающее напряжение, В момент, когда выходное напряжение схемы ЦАП станет равным входному, компаратор переключится и остановит счетчик, содержание которого будет соответствовать входному аналоговому сигналу. Время преобразования здесь наибольшее  $T_{np} = \tau 2^N$ где  $\tau$  — время элементарной ступени: N — число разрядов. Большая потребность в АШП этого типа послужила причиной разработки специализированной микросхемы КР572ПВ1 (рис. 5.141, а), представляющей собой ЦАП со схемой управления и логическим устройством, При подключении компаратора микросхема КР572ПВ1 может выполнять функции АЦП последовательного приближения с парадлельным двоичным колом на выходах (рис. 5.141. б). Наличие схем входной и выходной логики обеспечивает побайтовый вывод и ввод цифровой информации для согласования с 8-разрядной шиной данных микропроцессоров МП (табл. 5.25).

	Информацион-	Входа	и управл	ення	Вход	
Режим работы микросхемы	но-цифровые выходы	CP	CP MP P		стробиро- вання ЦАП	
Преобразование аналог- цифра	112 14 512 Разомкиуты	1 1 0	1 0 1	0 0 0	1	
Преобразование цифра- аналог	112 14 512	1 0 1	1 1 0	1 1 1	1	
Хранение в регистре ЦАП	Х	Х	Х	Х	0	

Примечание. Х — состояние безразлично.

С целью уменьшения числа вспомогательных элементов разработан функционально законченный, совместный с микропроцессорами, работающими с ТТЛ-уровнями, АЦП последовательного приближения К1113ПВ1. АЦП имеет внутренний источник опорного напряжения, тактовый генератор и компаратор напряжения. Для включения АПП требуются источники питания и формирователь преобразования. Схема построения АЦП приведена на рис. 5.142. Микросхема имеет выходные устройства с тремя устойчивыми состояниями, что упро-щает его сопряжение с шиной данных микропроцессора. Несколько АЦП могут обслуживать один микропроцессор, и наборот, Режим работы микросхемы в микропроцессорной системе определяется управляющими импульсами от микропроцессора. При поступлении на вход «Гашение и преобразование» микросхемы К1113ПВ1 уровня дог. 0 АПП начинает преобразование входной информации. Через время, необходимое для преобразования, на выходе АЦП «Готовность данных» появляется сигнал с уровнем лог. І, запрашивающий вывод дан-ных с АШП на шину ланных системы. Понияв данные в системную магистраль, МП устанавливает на входе «Гашение и преобразование» АЦП уровень лог. 1, который «гасит» информацию, солержащуюся в регистре последовательного приближения, и АШП снова готов к приему и обработке входных данных, Аналого-цифровой преобразователь может обрабатывать входиую информацию в виде однополярного аналогового напряження до 10, 24 В н двухполярного ±5,12 В. При включении АЦП в двухполярном режиме вывод 15 (управление сдвигом нуля) должен быть открыт, а в однополярном режние его необходимо соединить с выводом «цифровая земля». Микросхема К1113ПВ1 допускает предварительную установку напряжения смещения нуля. В зависимости от точности регулирования и диапазона необходимой шкалы входного напряжения применяются различные варианты схем регулирования напряжения смещения. Так, при максимальном днапазоне входного сигнала Unr = 10.24 В регули-




Рис. 5 142 Микросхема К1113ПВ1:

a — функциональная слемк 1 — [IAI]; 2 — регистр последовательного прибымения [PIII]; 3 — буфрения (умялета), 4 — монаратор; 5 — свема управленя света образовательного должно и менератор; 7 — встояние опорного напряжения; 8 — монаратор по света фонкционального ситалья 4 — по света монаратор (умялета), 10 — скема умуществия преобразователе в манаром дапили; 5 — света монаратор (умялета), 10 — скема по статор (умялета), 11 — манаром (умялета), 12 — манаром (умялета), 13 — манаром (умялета), 13 — манаром (умялета), 14 — манаром (умялета), 15 — умялета дапили; 16 — монаратор (умялета), 16 — м

Еще одним примером законченного АЦП последовательного приближения может служить 10-разрядный быстродействующий АЦП К1108ПВ1 (рнс. 5.143), работающий совместно с инфровой микросхемой ТТЛ и имеющий время преобразования не более 0.9 мкс (табл. 5.26), Схема АЦП включает ЦАП, источник опорного напряжения, тактовый генератор, регистр последовательного приближения и выходной регистр на три состояния с хранением информации в течение последующего цикла преобразования, Микросхема К1108ПВ1 предусматривает работу в 10- и 8-разрядных режимах. Время преобразования аналоговой информации в 8-разрядный код не более 0,5 мкс. Десятиразрядный режим устанавливается подключением вывода 13 (укороченный цикл) к выволу 14 («цифровая земля»), при 8-разрядном режиме вывод 13 соединяется с выводом 12. Микросхема предусматривает работу в режимах с внутрениим и внешиим источинками опорного напряження. При работе с внутренинм источинком опорного напряження необходимо вывод 19 через резистор 1 кОм подключить на «корпус». Внешнее опорное напряжение может быть подано на вывол 18, при этом вывол 19 полключается к корпусу через конденсатор 0,47 мкФ.




Рис. 5.143. Микросхема К1108ПВ1:

Выволи: I (CBP) — 10 (M32P) — педеровме выголи: I 1 — готовность данных (I). 5— шлое I<sub>21</sub>, 15— шлое готова поменевляния; I3 — управление разранностью высодных данных; I4 — инфромая режда»; I7 — вивоспомай жолі: I5 — опорого надражения: I4 — инфромая режда»; I7 — вивоспомай жолі: I5 — опорого надражения: I9 — моженевлінія съжны опорого надражения: I9 — моженевлінія съжны опорого надражения: I9 — вход винешних I9 — вход винешних I10 — вход винешни

Работа микроскемы во времени определяется тактовамия имиульсами. При работе с внутренных тактированием ываюд 23 гожновый акод) необходим очера конденского ремостью 25 гой подключить отовые милульсы системы (укровень ЭСЛ). Выборка АЦП производится по фроиту тактового имиульса и длится 12 периодов. Преобразование информации закаживается выдажее сигнала АЦП в систему о готовности данных (укровень дого.) От ва выводе «Готовность стему о готовности данных (укровень дого.) От ва выводе «Готовность и данных». Вывод и продуменных за АЦП на шилу данных огуществлятивается от тактов приметы за АЦП на шилу данных от услушествлятывается от тактов приметы от тактов пределения за АЦП на шилу данных от услушествлятывается от тактов приметы от тактов пределения высокого помесание.

Микроскема К572ПВ4 представляет собой многоквявлыную випопо-информую ситему сбора данных, в остоя которой водат: ввалоговый мультиплексор (коммутатор), выполияющий последовательное передкочение восьмы нальоговых двалють АЦП; статическое ОЗУ емостью 8×8 бит для дравения результатов преобразования по наль с 8-парагию пиняой авиных микропописсорию системы; схемы

	Тип микросхем	N	<sup>8</sup> л даф <sup>*</sup> % (МЗР)	t <sub>прб</sub> . мес	U <sub>mm</sub> , B	U <sub>ort</sub> , B	U <sub>BX</sub> ,	U <sub>BMX</sub> / U <sub>BMX</sub> 1 <sub>BMX</sub> , MA	Inor MA
	Қ572ПВ1А Қ572ПВ1Б Қ572ПВ1В	12 12 12	0,0488 0,0976 0,1953	170 170 170	5±5 %; 15±1 %	±15	10	2,3/0,3	5
	КР572ПВ2	3,5	(±1±5)	-	±5±5 %	0,13	±2,0	(010)	1,8
	K1113ПВ1А K1113ПВ1Б K1113ПВ1В	10 10 10	(1) 30 (2) 30 (3/4) 30		5±5 %; -15±5 %	±10	10,24	2,4/0,4	28
	<b>Қ</b> 572ПВ4	8	(0,5)	32	5	0±2,5	2,5	4,2/0,4	3
	КР572ПВ5	3,5	(±1)	-	±5	-	±2,0	(010)	1,5


последовательного управления каналами коммутатора, фиксация адмеса, записы в ОЗУ по сигналу WR и считывания по сигналу RD. Микроскема работает в одновозврюм и двуполярном режимах. Режим устанавлявается подбором попрым х мартражений: при  $U_{\rm nni} = +2.5$  В;  $U_{\rm oze} = 0$  В,  $U_{\rm at} = +2.5$ . В; при  $U_{\rm nni} = +1.2$  В,  $U_{\rm oze} = -1.2$  В,  $U_{\rm oze} = 1.2$  


Рис. 5.144. Система сбора данных КР572ПВ4: 4 — структурная схема: 6 — временные диаграммы




Рис 5.145 AПП ляойного интегрирования:


а — функциональная схема: 1 — ключ: 2 — пороговая схема: 3 — логическое устройство: 4 — педитель: 5 — генератор: 6 — эпюры напряжений

обеспечивает время преобразовання не более 32 мкс на канал. На рис. 5.144 б приведены временные днаграммы работы микросхемы, гле t.>250 нс: t.>20 нс: t.>500 нс: t.=8 тактов, t.=80 тактов.

Выбор каналов коммутатора осуществляется по выводам А0-А2 (17-19), при этом значению 0 (000) соответствует выбор первого канала з значению 7 (111) — выбор восьмого канала. Одновременно с выбором канала устанавливается адрес ячейки ОЗУ, куда будет поступать информация кодирования в двоичном коле. При считывании данных ОЗУ на шниу системы на вход CS подается низкий логический уровень. Назначение выводов микросхемы КР572ПВ4

приведено на рис. 5.144, б.

К схемам АЦП без применения ЦАП относятся АЦП двойного нитегрирования и парадлельного действия. Способ двойного интегрирования позволяет хорошо подавлять сетевые помехи: кроме того. для построення схемы АШП не требуются ЦАП с высокоточными резистивными матрицами, Функциональная схема АШП лвойного интегрирования показана на рис. 5.145 и напоминает схему АШП последовательного счета, в которой вместо ЦАП применен интегратор, Счетчик запускается от генератора в момент поступления на интегратор входного сигнала Unt. из которого за время интеграции делается выборка. За время выборкя напряжение на выходе интегратора Unux - увеличивается. В момент t- прямая интеграция заканчивается. входной сигнал от интегратора отключается и к его суммирующей точке подключается эталонный резистор. От времени 🛊 до моментов t<sub>1</sub>-t<sub>3</sub> продолжается разряд интегратора (обратная, вторая интеграция) с постоянной скоростью. Интервалы времени от t- до нулевых отметок (t<sub>1</sub>-t<sub>3</sub>) пропорциональны уровию входного сигнала. Существенным пренмуществом преобразователя является простота компенсации наводок сети промышленного питания. Примером микросхемы, предназначенной для построения АЦП двойного интегрированяя, может служять БИС АПП КР572ПВ2 включающая аналоговые КМОП-схемы компаратора и ОУ, а также инфровые КМОПсхемы. На рис. 5.146 приведена основная схема включения этого АШП.





Выводы: 1 — плюс U<sub>ин</sub>; 2-8 цифровые выходы младшей цифом цифровые выходы младшен цифра dl, cl, bl, al, fl, gl, el соответст-венно; 9-14— цифровые выходы dl0, cl0, bl0, al0, fl0, el0; 15-18— цифровые выходы dl00, bl00, fl00, e100; 19-20 — цифровые выходы bc1000, g1000; 21 — общий; 22-24 цифровые выходы g100, a100, c100; 25 — g10; 26 — минус U<sub>нп</sub>; 27 конденсатор интегратора; 28 - ре-SUCTOR MHTETRATORS: 29 - конден-30 — anagea сатор автокоррекции говый вход 31 — анвлоговый вход 2: 32 — внвлоговый BHYOT 34 - опориме конленсаторы: 35, 36 — опорные нвиряжения; 37 — контрольный вход; 38 — конденсатор генератора; 39 — резистор генепатопа: 40 - вход генервтора




Рис. 5.147. Микросхема К1107ПВ1: 1— схема 2И—НЕ: 2— дешифратор; 3— буферный регистр; 4— компараторы

Вмводы: 45 (СЗР), 46, 47, 1—3 (МЗР)— цвфровые выходы: 5, 43—0 собщай: 4—вход тактовых випульсов; 10, 13, 16—вход АЦП; 9—инвусов; 12—средняя точка долитол; 16—плюс U<sub>OII</sub>: 44, 48—вмводы управления выходным кодом

Пои подключении трех внешних резисторов и нати комдемстворов БИС КРЯЗТІВЕ выполняет офукцию АПІ, доботовнего по принципу двойного витегрирования с автоматической коррекцией музя и автоматическим орределением полярности водиног синтава. Таким образом, эта микроскема представляет собой электронитую часть щейрового вольтичетра. Шкала имемрежного вохдного ситилава: до ± 1,999 В и до ±1999 МВ. Цифровая информация на выходе АПІТ представляется в семисственном коде. Цифровой отчет производится из 3,5-декалном индикаторе. В тябл, 5,27 приведены закачения — SOKIL. При всобходимости епсовымовать другое значение Гыс. Поминая СБ можно определить по формуле Сд=0,45/Гыс-RD, Для повышения стабыльности тактовой частоты може быть использовать каршения стабыльности тактовой частоты може быть использовать каршения стабыльности тактовой частоты може быть использовать кар-

	Номиналы элементов				
Элемент коррекции	при U <sub>оп</sub> =100 мВ	при U <sub>on</sub> =1 В			
С2, мкФ С4, мкФ R1, кОм	0,47 1,0 47	0,047 0,1 470			

Примечание, Допуск номиналов ±5 %.

цевый резонатор, подключаемый между выводамн 39 и 40, прн этом элементы С5 н R3 не используют. При работе от внешнего генератора тактовые нипульсы подают на вывод 40, а выводы 38 н 39 не используют.

Интегрирующий АЦП на 3,5 декады типа КРБ72ПВ5 включает семисементийй декодер, стаблязатор и теператор и предвазначен для работы с жидкокрасталянеским индикатором. Микросския выполнена по КМОП-теклология на имеет жодомые токи Пьс-10 пА, точность затоматической коррекции нуля не дуже 10 мкВ н дрейф нуля от 1 мкВ/С, имквос напряжейее шумов на досо < 15 мкВ. Вмутренний стабликатор позволяет уменьшить число источников питания от двух (Ципать + 5 в и Ципать 
(Сип; = +5 В н Сио2 = -5 В). Начальная установка нуля осуществляется подбором напряження по выводу 36. В остальном разводка н схема подключення полностью

совпадает с поколевкой микросхемы КР572ПВ2.

Все описанные выше типы АЦП, обладая высокой точностью, имеют быстродействие не лучше 1 мкс/слово, поскольку непользуются те яли иные последовательные методы преобразования. Достичь максимального быстродействия можно, если применить параллельный метол преоблазования.

Микроскема К.1107ПВ1 (рис. 5,147) — 6-разрядный АШП парралельного действия. Она содержит 63 компаратора (2<sup>4</sup>—1) и скему дешифратора. Микроскема позволяет преобразовать входной акалоголый в двогичный прямой, двогичный оргатый, прямой дополиятью ший и обратный дополняющий коды. Время преобразования не превидиет 01 мм с табл. 5,281.

Таблица 5.28

Тип микросхем	N	тир, не	δ <sub>д</sub> , % (МЗР)	U <sub>nx</sub> , B	fax. Mru	Уровень сиг- нала из вы- ходе	U <sub>ster</sub> B	Uou, B	Puor Br
К1107ПВ1 К1107ПВ2 К1107ПВ3 К1107ПВ4	6 8 6 8	100 100 20 30	0,78 0,3 0,19 0,38	02 02 ±2,5 ±2,5	7 7 4 3	ТТЛ ТТЛ ЭСВ ЭСЛ	+5; -6 +5; -6 +5; -5,2 +5: -5,2	-2 -2 ±2,5 ±2,5	1 2,5 0,5 2,5

увкі	увк2	Тип выходного кода	увкі	УВК2	Тип выходного кода
0	0	Двоичиый обрат-	1	0	Дополияющий об-
0	1	Дополняющий прямой	1	1	Двоичный прямой

Микросхема К1107ПВ2 (рис. 5.148) — 8-разрядный АЦП параллельного действия с временем преобразования не более 0.1 мкс. Микросхема обладает достаточным быстролействием и не требует внешней схемы выборки и хранення. Она может применяться для преобразовання видеосигналов в один из потенциальных колов: двоичный прямой или обратный, дополияющий прямой или обратный. Тип выходиого кода задается по выводам управления выходиыми кодами УВК1 (41) и УВК2 (36) в соответствии с табл. 5.29. Выхолной кол может задаваться как цифровыми сигналами с уровиями ТТЛ, так и постоянным уровнем, для чего выводы можно подсоединить к Unn (лог. 1), или к общей шине (лог. 0), на рис. 5.148, б показана временная диаграмма работы микросхемы К1107ПВ2. Работой микросхемы управляет тактовый сигнал, поступающий на вывол 30. По фронту тактового импульса иниципруется выборка аналогового сигнала с задержкой 10...15 нс. а по срезу - кодирование. Результат колирования по фронту следующего тактового импульса записывает.




Рис. 5.148. Микросхема К1107ПВ2:

а — схема включения

Выводы:  $11-U_{\rm OHI}$ : 13, 15, 16, 18, 20- входы: 14, 19- «ввалоговая земяя»;  $\hat{T}$  — корректировая велавейвости:  $22-U_{\rm OHI}$ : 23, 43- альго  $U_{\rm ini}$ : 29, 42- ауцфорова еханы: 30- аткловый викуль; 23 (МЭР) -35, 37-40 (GSP)— (жфоровые выходы): 36, 41- управление выходыны кодом: 47-50- минус  $U_{\rm BII}$ : 6- въременяйя диаграмы работы 47-50- минус  $U_{\rm BII}$ : 6- въременяйя диаграмы работы 47-50- минус

#### Рис. 5.149. Микросхема К1107ПВЗ:

Выводы:  $1 - \epsilon_{\rm SHS ANCORAR}$  земля»;  $2 - \min 1000 \ \rm Log_{11}$ ;  $3 - вварстовый вход, <math>4 - \min 5 - 1000 \ \rm Log_{12}$ ;  $5 - 1000 \ \rm Log_{13}$  в властовый гистреванск компаравач;  $7 - \min 5 - 1000 \ \rm Log_{13}$ ;  $7 - \min 5 - 1000 \ \rm Log_{13}$ ;  $8 - 1000 \ \rm Log_{13}$ ;  $15 - 1000 \ \rm Log_{13}$ ; 15 - 100

3 4 2 5 6 7	Ubx -Uon 1 +Uon 1 Ur Tu	KIIQTAB3	C H3P 5 4 3	15 14 13 12 11 10 9
1	OV A		C3P	16

ся в выходной регистр. Задержка выходного регистра не превышает 50 ис. Это дает озложность тем же форатом импульса выпцияровать следующую выборку. Таким образом, в можеит времени, когда из выхода АШП появляется регулятать N-8 выборки, а вкоре производится (N-42)-я выборки. Регуляровка вапряжения смещения вуга на вакоде микроссемы и погрешности преобразования осуществляется изменением опорных папряжений  $U_{\rm eff}$  и  $U_{\rm eff}$  в пределя: ±0.1 В. а коррекция невлиействить подключением выхода 17 к источнику опорного напряжения  $U_{\rm eff}$  и  $U_{\rm eff}$  в пределя сточнику опорного напряжения  $U_{\rm eff}$  или  $U_{\rm eff}$  в зависимости от знака исли-нейности.

Для преобразования быстро взменяющихся аналоговых сигналов в доминий прямой кол с 50Д-уровями разработала микростем К1107ПВЗ (ркс. 5.149), представляющая собой 6-разрядный АЦП параллельного действия с временем преобразования 20 кс. Преобразования с также взающивать разводность параленного действия с также взающивать разводность парале

лельным соединением преобразователей.

Микросхема К ПОТПВ4 представляет 8-разрадия АЦП паралслыного типа с ОСЛ-выхолом. Микросской преобразованеет входное мапряжение в диапазопе ±2,5 В в параллельный двоичный прамой код и содражит разряд переполнения, миксирующий превышение входным авалоговым сигиалом предусмотренного диапазона. При этом из выходе переполнения (вывод 10) появляется напряжение высокого уроняя, Работой преобразователя управляет гактовый сигнал по вого уроняя. Работой преобразователя управляет гактовый сигнал по вого уроняя. Работой преобразователя управляет гактовый сигнал по двого уроняя работой преобразователя управляет гактовый сигнал по двого уроняя работой преобразователя управляет гактовый сигнал по двого уроня преобразователя правляет гактовый стира по предменения преобразователя правот предменения преобразователя правоты не определен, равен длительности режима выборки, по по аремени смещен отностиельно измажа выборки.

Вивод 61 микроскемы К1107ПВ4 служит для управления гистеревисом компараторов путем подключеныя выещиего маприжейния 0...2 В для повышения стабильности на высокой частоте. На низкой частоте вывод 61 сответся незадействованиям, Типовая схема включения преобразователя приведена на рис. 5.150, а. Цифровые выходы преобразователя подключаются к внешения источниту выпражения 12 В через резисторы 100 Ом. Калибровка микросхемы проязводится с реступкровкой опорымы выпражений Съргу, Окрету Окрету, Имрету, И




Рис. 5.150. Микросхема К1107ПВ4:

a-схема включення; b-схема регулировки опорных напряжений

и U<sub>REF3/4</sub>(рис. 5.150, б). При использовании АЦП следует учесть, что выводы «цифровая земля» и «звалоговая земля» должиы быть соепинены голько в одной точке на зажиме источника питания.

Особым видом высокоточных АППТ можно считать микросхемы, теверирующие на своем выходе последовательность иниральсов, частота которых пропорциональна току или напряжению входного аналогового сигналь. Эти микросхемы часто вызывают преобразует пони напряжение — частота. Микросхемы КРІ 100/ППТ преобразует послед прямотуютьной формы с далифоованной длительностью, а также

служит для преобразования частоты в напряжение.

На рис. 5.151. а приведена схема преобразователя положительного напряжения 0...10 В в частоту от 0 Гц до 10 кГц. При этом крутизна преобразования равиа 1 кГц/В (т. е. каждый выходной импульс соответствует приращению входного напряжения на 1 мВ), а нелинейность преобразования менее 10-8. Крутизна преобразования и длительность выходных импульсов определяются номиналами резисторов R1 (34 кОм), R2 (560 Ом) и конденсаторов C1 (10 000 пФ), С2 (36 000 пФ). При построении преобразователя отрицательного напряжения 0...10 В в частоту 0...10 кГп вход положительного напряжения заземляется, а входной сигнал отпинательной полярности подается на инвертирующий вход 14. На рис. 5.151. б приведен примен постноения преобразователя последовательности импульсов с частотой 0...10 кГп в положительное выходное напряжение 0...10 В. При этом используются следующие номиналы компонент: С₁=20 пФ. С₀= =3600 пФ, R<sub>2</sub>=34 кОм, При синжении точности микросхема КР1108ПП1 может генерировать и преобразовывать в напряжение последовательности импульсов с частотой до 500 кГц. Микросхема имеет следующие предельные значения допустимых электрических па-




Рис. 5.151. Микросхема KP1108ПП1

 а — преобразователь напряжение—частота;
 б — преобразователь частота—напряжение


Выводы: 1, 13 — вход/выход напряжения; 4 — минус  $U_{\rm HB}$ ; 5 — коррекция; 10 — вход частоты; 7 — выход преобразователя вапряжение/частота; 11, 14 — общий; 12 — влюс  $U_{\rm HB}$ 

раметров: напряжение питания  $U_{\text{мп1,2}}=\pm 10...\pm 19$  В; выходной ток частотного выхода не более 8 мА; амплитуду выходного напряжения до  $U_{\text{мп}}$ .

#### 5.6.3. Устройства выборки и хранения аналоговых сигналов


При обработке вивлоговых сигналов, именяющияся с частотов, соимерным нан большей, чем скорость работы АПП, на зналогового сигнала приходится делать выборки, Для этого некоторое визченые сигнала в определенные моменты запомивается на время, меобходимое для того, чтобы АПП преобразовал его в двоичный код. Эту функцию выполняют устройства выборки и хранения запастового сигнала (УВХ) — аналоговые ЗУ. На рыс. 5152 приведейа функцию запамнах (ССП). По комнадим МП 4 схема управления коммутатора 2 постедовательно подключает датприжение далиного датчика на въреми преобразования АПП. Последовательность подключения каналов определяется программой работна досегого счетчика.

Схемы УВХ состоят из витегратора с высокоомной нагрузкой имальям томаму утечня и ключевых схем и могут быть построены с момощью вкосольных инструментальных ОУ. Микроскема КР1100СК2 содержит два ОУ с выосимы входивы сопротивлением обо утравление ключами. Для завершения секим УВХ (на 5.15х) к микроскеме КР1100СК2 необходимо подключить высокомачественный объективающих от команизации об совета в ключами. Для завершения секим УВХ (на 6.15х) к микроскеме КР1100СК2 необходимо подключить высокомачественный объективающих расписации объективающих объе



Рис, 5.152, Схема системы сбора данных:

1 — коммутатор; 2 — счетчик адреса; 3 — схема выборки/хранения; 4 — микро-процессор; 5 — АЦПІ; 6 — аввалоговые входы; 7 — аврес кавала коммутатора; 8 — управляющие нимульсы; 9 — сигвал запроса; 10 — выходной цифровой код



Рис, 5.153, Устройство выборки/хранения: « — структурная скема; б — скема включения




Рис. 5.154. Устройство выборки/хранения КР1100СКЗ:

а — операционный усилитель; б — ключ.
 Выводы: 1 — общий; 2, 14 — управляющие входы; 3, 19 — информационные входы; 3, 10 — информационные входы; 4, 12 — выходы ключа


Параметр	<b>КР1100СК2</b>	KP1100CK3
Время выборки 1 <sub>38</sub> , мкс Апертурная задержка, 1 <sub>8 38</sub> , нс Коэффиниент усаления Ку Напряжение источников питания, В Напряжение управления, В в режиме выборки в режиме раления, В Гокорость изменения выходного на- пряжения в режиме уданения, В/с Время установления 1 <sub>54</sub> , мкс Ток потребления 1 <sub>54</sub> , мк Напряжение саецения U <sub>54</sub> , м В Водное напряжение в	510* 100250* 1 ±12 2,47 <1,5 0,25* 0,40,8* 4,56,5 530 <10	50 200 15.108 ±15 2,47 <1,5 — 5 20 <10

<sup>•</sup> При С<sub>ир</sub>-1000 пФ; E=0,1 %.

КР1100СКЗ с напряжением смещения 2 мВ, состоящая из ОУ и схемы ключа.

### 5.7. Аналоговые ключи и коммутаторы

В устройствах электроники, автоматики и вычислительной техинки пля осуществления управляемой перелачи аналоговой информаини от латчиков к исполнительным механизмам широко используется аналоговый ключ, Основными параметрами ключа являются; коммутируемый ток Ivon — ток, протекающий по открытому каналу ключа: коммутируемое напряжение Uнем - максимально допустимое напряжение, прикладываемое межлу входом и выходом аналогового ключа; сопротивление ключа в открытом состоянии Rотк; время переключения ключа towa: уровни напряжений по управляющему входу (обычно управление осуществляется от инфровых логических устройств). Условное обозначение ключа и пример его физической реализации приведены на рис. 5.155. Как правило, схемы ключей реализуются на МОП-траизисторах, потребляющих мало энергии. Обычно в одном корпусе микросхемы содержатся несколько ключей и схемы управления ими. На рис, 5.156 - 5.161 приведены микросхемы серии КР590. В составе серии КР590 имеется щесть микроскем, содержащих управляемые ключи. Микросхемы КР590КН2, КР590КН5 н КР590КН10 (рис. 5.156) содержат четырехканальные илючи со схемой управления каждым каналом, в скобках приведена нумерация выводов для микросхемы КР590КН5. Для управления каналами на управляющие входы подаются напряжения  $U_{nx}^1 > 5$  В и  $U_{nx}^0 < 0.8$  В. Микросхемы КР590КН2 и КР590КН10 имеют нормально разомкнутые ключи (т. с. включение происходят при Unx <5 В), а КР590КН5 нормально замкнутые. Микросхема КР590КН4 (рис. 5.157) содержит



Рнс. 5.155. Схема аналогового ключа: а — условное обозначение; б — физическая модель

двэ 2-канальных ключа с отдельными входами управления, Контакты 3-4 и 6-5 нормально замкнуты, а остальные нормально разомкнуты, микросхема КР590КН (рис. 5.159) имеет два 2-канальных ключа с одним входом управления и нормально замкнутыми контактами 4-3 и 5-6, Параметры ключаё КР590 (приведены в таба, 5.31.

Таблица 5.31

Тип микросхены	U <sub>KOM</sub> ,	R <sub>OTE</sub> , OM	t <sub>BKR</sub> ,	U <sub>BX</sub> , B	U <sub>BX</sub> , B	U <sub>BB</sub> , B
KP590KH2 KP590KH4 KP590KH5 KP590KH5 KP590KH8 KP590KH8 K990KH9 590KH12 590KH12 KP1010KT1 K1109KH2	±10 ±15 ±15 ±15 ±15 ±15 ±15 ±15 ±15	100 75 70 30 70 10 50 — Остаточ- ное на- пряже- нне 8 В	0.5 мкс 150 300 300 3 500 300 300 — 300 1 мкс	4,113,2 415 415 415 415 415 415 415 415	00,8 00,8 00,8 00,8 00,8 00,8 00,8 00,8	±12 ±15;5 ±15;5 ±15;5 ±15 ±15 ±15 ±15 20220

Широкое применение микропроцессорных схем, ЦАП и АЦП, образданавляция: информацию, поступающую от некольких дачников
с разденением времения, обусловыли развитие микросскы авкалоговых
коммустатора (АК) с вытупениям информацию совместимых, с микропроцессорами, так рыс. 5.046 развесения к резо,
совместимых, с микропроцессорами, так рыс. 5.046 развесения КРЭЗО,
етирекакальным МОП АК со схемами управления КРЭЗО,
развения схема может авполнять функции четиректемального или
двужкальных АК. Восьмикавальный МОП АК КРЭЗОКН подвужкальных АК. Восьмикавальный МОП АК КРЭЗОКН; силбженвый дешифартором (рик. 5.06. д.), позволяет приводить адрегыйвый дешифартором (рик. 5.06. д.), позволяет приводить адрегый15. Для работы в микропроцессорных системых микроском имеет
вохор разрешения работы — вывод 12. Алакологичной схемой, но с аут-

111 00011	112, 11	Jogonni	, AF	Journi
(3) 2 (6) 5 (14) 11 (11) 14	1 A 2 3 4	SWM (SWB)	A 1 -2 3 4	1(2) 6(7) 10(15) 15 (10)
(1) 3 (8) 4 (16) 12 (9) 13	1 # 2 3 4		U3 U1 : U2 :	8 (13) 16 (4) 7(5)

Рис. 5.156. Аналоговые ключи КР590КН2, КР590КН5, KP590KH10

VDEOD VAL

1 15	1 A 1 #	SWH SWB	A 1	16						
8 10	2 A 2 #		1 2	9						
_13_	OV		U1 >	14						

Рис, 5.157. Аналоговый ключ КР590КН4

KP590KH7

16 5 9 15	1 Λ 1 2 Λ 2 # 0 V	SWM SWB	A 1 1 2 2 UI > UI > UI >	3 1 6 8 11 14
,	_		_	

	KP590KH8								
1 8 9 .16 3 6 11	1 A 2 3 4 1 # 2	SWH	A 1 2 3 4	5 12 13					
	4								

Рис. 5.158. Аналоговый ключ Рис. 5.159. Аналоговый ключ КР590КН7

KP590KH9


4	TA	SWB	ΛĪ	3
15	#			
5	7 A		A 7	6
10	#		" -	
11			-	
13	+0			16
×	-0		-U >	-
,				

Рис. 5.160. Аналоговый ключ КР590КН9



Рис. 5 161. Аналоговые ключи КР1010КТ1 590КН12 .590КН13

шими рабочими характеристиками является АК КР590КН6 (рвс. 5.162, г). Порядок подключения каналов в зависимости от состояния дешифратора приведен в табл. 5.32. Микросхема КР590КН3 (пыс.



5.162, О) содержит для четыреккавальных АК со скемой управления им базе тритера. В зависименст от уровней сигналов, нискошикся на его входах, к выводам водключаются различные капалы (таб.б. 5.33). На рис. 5.163, с показана микроскем КУБИНТ, выкольения по МОП-ежиологии. Она обеспечивает коммутацию 16 аналоговых каналов, а тажие позволяет производить кем дресную, так и последо-

Уров	ин на уг цих вхо	правля одах	110-	Номер	Уров	щих	Номер открытого канала		
#3	#2	#1	E	- канала	#1	#2	#3	#4	Hoy Kan
0	0	0	1	1	1	1	1	1	1
0	1	0	l i	2 3	0	1	1	1	2
0	1 0	1 0	1	4 5 6 7	1	0	. 1	1	3
1	0	1 0	1	6	0	0	1	1	4
i	l i	l i	l i	8	1	1	0	1	5
X	X	X	0		0	1	0	1	6
		Т	абл	ица 5.33	1	0	0	1	7
					0	0	0		8
Уровн	вхо	равля дах	ющих	Номер	1	1	1	0-	9
#2	#1	1	E	Канала	0	1	1	0	10
0	0	Ť	1	1A # 1B	1	0	1	0	11
•	1	1	•		0	0	1	0	12
1	0	1	1	2A # 2B	1	1	0	0	13
0	1		1	3A H 3B	0	1	. 0	0	14
1	1		1	4А н 4В	1	0	0	0	15
X	·X		0		0	0	0	0	16

вательную выборки каналов. Микроскема оформаема в прямоугольном кераническом корпус с 32 выводами. Выбор канала произволится в соответствии с урованиях, указанамим в табл. 5.43, при изличия лог. 1 из входе блокировки. Установка режима выборки микроскемы соуществляется в соответствии с ниформацией на логических входах, указанией в табл. 5.25. Микроскема К591КН2 (рис. 5.163. об содержит два восъмникальных коммутатора, выборка информации

Таблица 5.35

	Уровни					
E1	E2	E5	E3	С	+1	Режим выборки
0 0 1	0 1 X	1 1 X	1 1 X	0 0 X	J_L 0 X	Последовательный Произвольный Блокировка

Техноло гия	Число каналов	Ояп, В	UROM' B	Іком, мА	Rove, On	tвил, мис
кмоп	8	+5— 15 (	±5	10	500	1
кмоп кмоп	4×2 8	±15 ±15	±15 ±15	20 20	300 300	0,3 0,3
кмоп	4	9		5	100	0,03
кмоп	8×2	±15	±15	20	300	0,3
кмоп кмоп	16 16	±16 ±15 ±5	±15 +5	20 5	270 450	0,3 2,5
рМОП	16	-15 +5	±12	10	200	1
рМОП	16 8	-15 +5	12	10	350	1,2
рМОП	5	-	±10	10	300	-
рМОП	2×2	-25	±10	50	50	-
рМОП КНС	6 16	-25 +5 +9	±10 ±5	10	300 400	0,2
	KMOII KMOII KMOII KMOII KMOII KMOII KMOII PMOII PMOII PMOII PMOII PMOII	KMOII	RMOII	KMOII	KMOII	KMOII

осуществляется парадальные в соответствии с кодом на входах управления. В качестве примера можно примети АК серии 634 (рис. 5,164), выполненные на основе МОП-структур. Эти микросхемы работают от трек петочиков патания:  $U_{\rm sin}=-15$  В,  $U_{\rm sin}=+5$ ... 49 В,  $U_{\rm sin}=+12$  В и могут коммутировать якалоговые сигналы при управлющих сигналах от ТПГ- (при  $U_{\rm sin}=+5$  В) и от МОП-схем (при  $U_{\rm sin}=+9$  В). Шестивадиатиживланный АК с управлением последовательным кодом чтва 453КП (рис. 5,164, ар) перавляется для коммутироважия уровней напряжения от -7 до +10 В при частоет тактового имульков собых от стану в собых от -7 до -10 В при частоет тактового имульков могут с мульков собых от -7 до -10 В при частоет -7 собых сигналов пе более 300 КП и дитегьмности тактового имульков

Іут вк. нА	Iyr BMX' HA	10 r secA	г <sup>1</sup> пот, мкА	U <sub>8x</sub> , B	U <sub>nx</sub> , B	Примечание
50	50	3,5 mA	3,5	008	3,55,5	
50 50 50	70 70 50	3,5 мА	3,5	008 008 008	416,5 416,5 7,712	
50	70	20100	20 мкА	00,8	4	Сдвоенный комму- татор с управле- нием
50 50	70 50	20100	20 мкА —	00,8 00,8	3,65,6	С дешифратором С последователь- ной выборкой ка- нала
20	50	1,2 0,3 2,2	-	0,4	2,47,7	С последователь- ным кодом
20	50	1,7 0,5 2,8	-	0,4	2,47,7	Двухгрупповой с управленнем па- раллельным колом
200	50	-	4	6	-	
150	50	-	4	6	-	
200 100	500 200	-	1	-6 0,4	2,47,7	С управленнем по- следовательным кодом

от 0,4 до 4 мкс. Уровень коммутнруемого тока микросхемы равен 0...10 мА, а сопротнеление открытого ключа 16-канального коммутатора не превышает 200 См (табл. 5.36).

Шестнадцатиканальны АК 543КН2 (рис. 5.164, 6) может рабоать как два 8-канальных коммутатора. Управление схемой АК осуществляется пераллельным кодом, подаваемым на вкоды XI—X4. Скема имеет три выхода и позволяет осуществлять последовательный и адресный опрок кавалов. В состав серти вкодит 8-канальный акалоговый ключ 543КН3 (ряс. 5.164, ø) с коммутируемым током до 20 мА.




Рис. 5.163, Аналоговые коммутаторы K591KH1, K591KH2, K591KH3




Рис. 5.164, Аналоговые коммутаторы 543КН1, 543КН2, 543КН3

На рис. 5.165 привелена микросхема 16-канального коммутатора с последовательным выбором кналов типа К1104КН1, Микросхема выполнена по технологии кремиий на сапфире (КНС) и имеет 1<sub>вол</sub> пе более 200 ис, R<sub>отк</sub> менее 400 Ом и управляется вапряжением ТТЛ-уровня,

На рм. 5.166 приведена комутврующая матрица 4/4 со скемой управления тыпа 500КН14 Микрослема в авпесимств от комбинации информых сигналов ма управляющих входах 0—15 осуществляет люч комбинации входах од 16 возможных. Дополитетельнее входы управления Е я С служат для управления всеми кавалами микрослемы одновременного пре IEE—1 кавалы сокрыты, Пра не закрыты. На рис. 5.167 показана микрослема 591КП4, солержащая дле комутирующие матриацы 44-6 с слемой управления. Предвагается предоставляющей предоставляющей при при при предоставляющей пр




Рис. 5.165. Аналоговый коммутатор К1104КН1

Рнс, 5.167. Коммутирующая матрица 591КН4



Рис. 5.166. Коммутирующая матрица 590КН14

для коммутирования аналоговых в цифровых сняталов в многожанальных системах сбора двиных. Микросема выполненя по КМОПтехнологии, работает от напряжения штании р—4-15 В и моет сомулоше правители: ко—10 Ом цр рым —1 мА, выза 60 м мет каналов в каждой матрице, как и в случае, указанном вмше, осушествлиется колом по выводим управления т.

#### 5.8. Интегральные стабилизаторы напряжения

Вкоокая гочность РЭА обеспечнавется стабльностью передаточных характеристик всех звенева впавратуры, которые в пераую очередь зависят от стабльности питающих напряжений. Для фиксации напряжения питании аппаратурных болков применяются интегральные стабильаторы напряжения. Интегральный стабилизатор имеет следующие ословные повамется.

Коэффициент нестабильности по наприжению, %/В, — отношение наменения выходного напряжения  $\Delta U_{\text{вых}}$  к вызвавшему его изменению входного напряжения:  $X_{\text{tri}} = \Delta U_{\text{вых}} = 100/(U_{\text{вых}}/\Delta U_{\text{вк}})$ ,

Коэффициент нестабильности по току, %, — отношение измене-



Рис. 5.168. Структурная схема стабилизатора компенсационного типа: 1 — усилитель ошибки; 2 — регулирующий элемент; 3 — делитель напряжения


ния выходного напряжения  $\Delta U_{\text{вых}}$  к вызвавшему его относительному изменению тока нагрузки:  $K_{\text{и}I} = \Delta U_{\text{вых}} I_{\text{вых}} \cdot 100 / (U_{\text{вых}} \Delta I_{\text{вых}})$ .

Козффициент сглаживания пульсации, дБ, - отношение амплитудного значения пульсаций входного напряжения  $\Delta U_{nx}$  к амплитулному значению пульсаций выходного напряжения: Ker = 20 lg (\( \Day\) АЦии). Кроме того, для расчета схем включения интегральных стабилизаторов требуется знать уровень мощности, рассенваемой прибором. Раза, максимальное вхолное напряжение и диапазон регулируемых напряжений  $\Delta U_{\text{выт.}}$  Важной характеристикой стабилизатора является его быстродействие, соответствующее скорости отработки скачков входного напряжения и токов нагрузки. Интегральная технология позволяет создавать различные стабилизирующие устройства — от простейших параметрических стабилизаторов, в качестве которых используется один из переходов интегрального транзистора, до схем стабилизаторов компенсационного и импульсного типов, Структурная схема стабилизатора приведена на рис. 5.168. Усилитель ошибки (обычно одни из видов ОУ с козффициентом около 1000) усиливает разность потенциалов опорного элемента и средней точки лелителя. Лелитель напряжения и регулирующий элемент включены в цепь ООС усилителя. Ввиду того что коэффициент усиления большой, можно считать что напряжение на выхоле стабилизатора пропорционально козффициенту передачи делителя и уровию опорного напряжения: Unax=Uon(R1+R2)/R2, где Uon — напряжение опорного злемента.

В качестве элемента, генерирующего опорное напряжение, применяется один из типов стаблитрона для схемы, основаниюй на генераторных токах. Схема, взображенияя на рис. 5.168, работает следощим образом. Приращение входяюто напряжения на величниу  $\Delta U_{\rm MR}$  должно вызвать приращение на величниу  $\Delta U_{\rm MR}$  должно вызвать приращение на величниу  $\Delta U_{\rm MR}$  должно систавать приращение на междинетом сигна- приращения выходного сигна- предеражения стаблительство, систава о прирашения выходного сигна- поступает на вкод усилителя опибки. Усилитель отробатывает сигнал уменьшения тока через регулирующий элемент и тем самым существенно компенстирует ожилающуюся на выходе ошибку  $\Delta U_{\rm CR}$ .

Ретулирующий элемент может остоять по одного или нескольких транянстроров, включениях по схеме Даранитова. Инсло проколных транянстроров зависит от тока нагрузки, мощности выходного синкал уельняем, параметоров самих транянстроров. К интегральному синкал уельняем, праводения праводения правиторов, по праводения правитором, по правило, не подключаются. При тока то праводения правитором, по ме требуется приоседанить дав-тры мощных транянстров.

В настоящее время для построения РЭА находят применение универсальные стабилизаторы и стабилизаторы с фиксированным выходным напряжением. Универсальные стабилизаторы используют для работы внешнюю скему делителя, позволяющую в широком диапазоне ветулировать выходное напряжение, Стабилизаторы с фиксированным



Рис, 5.169. Стабилизатор напряжения КР142EH1, КР142EH2: а - принципальная электрическая схема; б - основная схема включения

выходным напряжением (их иногда называют трехвыводными) имеюх внутрениюю сему делителя и настранавотся на стандартный ряд интающих напряжений в процессе производства микросхемы. Трехвыводные схемы за счет технологической подгонки точности делителя имеют К<sub>ит</sub> и К<sub>ит</sub> из порядком женьще, чем универсального

Полупроводиковые микроскемы типов КР142ЕН1 и КР142ЕН2 (рис. 5.169) преставляют собо стабывляюторы компексациюнного типа, имеющие скему защиты при коротком замыкания патрузки. Для регулировки выходного маприжения в стабыльяюторых принементе внешней делитель. Такое построение скемы позволяет расширить дна-лазов выходных регулировки в напряжения. Пелитель с большим ко-ффициентом деления ухудшает замечения коффициентов стабыляют, диля с полупроводичногой схем ожно реализовать запас

комфициентом усл\u00e3/ения и при большом дивлазом\u00e3/ергулировки. Достижения в области интегральной генкологии в заичительной мере повлияли на развитие стем стабилизаторов. Стабилизатор типа КИ42EH3 (рыс. 5.170) содержит друхаксяданый услигитель размости ошибки на базе ДУ с активной изгрузкой. Режим этик ДУ опреддетств сжемой стабилизации, базовым опорымы элементом которой служит стабилитром. Такое ссемотожическое решение позволяет паций, чем устабилитром КИ4ZEH1. Стабильятого имеет схему за-

щиты от перегрузки по выходу и схему снихронизации. Микросхема К.142ЕН4 отличается от стаблянзатора К.142ЕН3 максимальным входным напряжением и падением напряжения на проходном элементе. Параметры этой микросхемы приведены в табл. 5.37.




Рис. 5.171. Схема включения стабилизатора К142ЕН5

\_ C2





Рис. 5.172. Схема включения стабилизатора К142ЕН6



Рис. 5.173. Схема включения стабилизатора К142ЕН10



Рис. 5.174. Схема включения стабилизатора К142ЕН11



Рис. 5.175. Структурная схема ключевого стабилизатора

						_	
Тип стабили- затора	K <sub>H</sub> U∙ %	Кир. %	(Unx Unax). Unax). Unx,ment B	Unx. B	UBENT, B	Ін манс, мА	Inor. *A
К142ЕН1А К142ЕН1Б	0,3	0,5 0,2	3	920	312	50150	4
K142EH2A K142EH2B	0,3	0,5 0,2	3	1540	1230	50150	4
K142EH3A K142EH3E	0,05	0,5	3	1945	1630	-	10
K142EH4A K142EH4B	0,05	0,5	3 4	1940	1530	-	10
K142EH5A K142EH5B	0,05	3	_	-	4,95,1 5,886,12	-	10 10
K142EH5B K142EH5Γ	0,05	2			4,825,18 5,796,21	-	10 10
142EH10 142EH11	0,05 0,05	1,0 0,33	=	35	1,230	-	7,0

Каш не более 0,0015 Кат не более 0,2. Параметры стабилизаторов с фиксированным выходным напряжением приведены в табл. 5.38.

Стабилизатор напряжения отрицательной полярности типа К142ЕН10 (рис. 5.173) имеет схему защиты от короткого замыкания н схему тепловой защиты и может развивать в нагрузке ток до 1 А. Корпус микросхемы позволяет рассенвать мощность до 5 Вт. Комффициент нестабильности по напряжению измерен при выходном токе  $I_{\text{вых}} = 10 \text{ мA}$ , а козффициент нестабильности по току  $K_I = \Delta U \cdot 100/$ (U\_вых1 | Івых1 — Івых2 | ). Номиналы резисторов R1 и R2 выбираются из выраження U<sub>вых</sub>=2, 3 В (R<sub>1</sub>+R<sub>2</sub>)/R<sub>2</sub>, при этом ток делителя должен быть более 1,5 мА. Режимом работы стабилизатора можно управлять, для чего предусмотрен вывод 15. Напряжение выключения стабилизатора Uвыкл>3 В при токе по выводу 1,5 мА. Для ограничения входного тока управляющее напряжение подается через резистор сопротивлением R=U<sub>выка</sub>/I<sub>выка</sub>-1,5 кОм. Корпус микросхемы электрически соединен со входом микросхемы, поэтому при монтаже необходимо обеспечить изоляцию корпуса. Крепление радиатора микросхемы к плате или дополинтельному теплоотводу осуществляется винтами.

Стабилизатор напряжения отрицательной полярности типа К142ЕН11 рассенвает мощность до 8 Вт и имеет предельно допусти-




Рис. 5.176. Стабилизатор К142ЕП1

мый выходной ток  $1_{max}$ =1,5 A. Схема включения стабилизатора приведена на рис. 5.174.

При наличии сглаживающего фильтра входного напряжения, отсутствии коммутирующих устройств и длине соединительных проводников не более 70 мм входной емкостью может служить выходная емкость фильтра при Съ>10 мкФ В схеме допускается применять

только электролитические кондеисаторы.

Для увеличения КПД стабилизаторов, работающих при повышенных выходных токах (особенно, если велико падение напряжения на регулирующем элементе), применяются стабилизаторы ключевого ти-

па (рис. 5.175). Траизистор VT1 работает в ключевом режиме. Когда траизистор открыт, апод VD1 закрыт и ток в катушке индуктивности L1 увеличивается:  $I_{\rm L}=\frac{1}{L}\int\limits_{1}^{t}U{\rm d}t$ , где U — напряжение, приложение

к индуктивности. Ток через катушку видуктивности L1 подается в пануруку, а также заряжкет кондексатор С1, который соединен се инвертирующим входом усилителя. Выходиюе напряжение увеливается, пот ехт по (компексатор С1 заряжается), пока не превымот опорное напряжение на ненивертирующем входе усилителя ошибки. В этот момент усилитель ошибки, перкращает питать базу транявствать базу транявствать базу пределения преде

Когда ток в катушке индуктивности упадет ниже значения тока нагрузки, кондексатор СI и изичет разражаться и выходное напряжеиие (а следовательно, и напряжение на инвертирующем входе усилителя ошибки) уменьшитес, Когда напряжение на инвертирующем входе U<sub>2</sub> станет ниже опоряюго, усилитель выхлючит траизисторина ключ (граняватегор УТП) и щажл повторитель Выходием вапряжение дажного угранявательного утпу на щажл повторитель Выходием вапряжение за предоставлением пред ключевого стабилнзатора колеблется около напряжения  $U_{\text{выx}} = U_{\text{оп}}(R_2 + R_1)/R_1$  с амплитудой, которая определяется чувствительностью усилителя опибки н отношением и моминалов реансторов делиностью усилителя объекторы политителя объекторы политителя оказатильного политителя объекторы по политителя оказатильного политителя оказатиль

теля R1R2

При вострожни ключевого стабильнатора необлодимо определить неъимны К не Слая расчета L и С задаются слегующими характеристиками стабильнатора: величнюй пульсации АО, выходими напряжением Uльг., частотой і в менимальным выходимы напряжением Uльг., частотой і в менимальным выходимы током Імя выс. Принима Пак наке—1,3 Ц, получаем L—1,3 Ц, н—Uмг.) Uльг маке; П(Омг. Чым.) на предмавляемной для построения стабильногоро ключевого типа. В табъ. 5,39 раскомогрены ее параметры.

Таблица 5.39

			1 4 0	лица	0.09
			Режи	и изме	рения
Параметр	К142ЕП1А	К142ЕП1В	Іком, мА	UBX, B.	Окит, В
Ток утечки Іут, мкА, не бо-	100	100	-	40	40
Остаточное напряжение U <sub>ост.</sub> В, не более	1,8	1,9	200	-	40
Напряжение опорного эле- мента Uon, B	1,72,2	1,652,3	-	40	40
Порог срабатывания отпус- кання $\Delta U_{cp6-отп}$ , мВ, не	5	6	50	40	40
более Коэффициент нестабильно- сти опорного напряжения К <sub>нОоп</sub> , не более	0,03	0,03	-	40	40
Время нарастания нмпульса выходного напряження $t_{\text{нар}}$ при $f_{\text{вх}} = 100 \cdot 10^3$ Гц, мкс, не	0,2	0,2	50	-	40
более Время спада импульса выходного напряжения $t_{\rm en}$ при $t_{\rm sx} = 100 \cdot 10^3$ Гц, мкс, не бо-	0,2	0,2	50	-	40
лее Ток потребления І <sub>пот</sub> , мА при f <sub>вх</sub> =50 Гц, не более	9	12	-	-	40
-					

## Рекомендации

# по конструктивно-технологическому применению интегральных микросхем

## 6.1. Надежность микросхем и радиоэлектронной аппаратуры

Микросцемы стали основной вменентной базой современной РЭА прежде всего бангозар с соеб высокой надрежией: Надежность зарежность зарежность зарежность зарежность засетрического семы и конструкция, фазико-мимического совершенства разработки засетрической обработанности и стабльности технологического процесса изготовыения, методов контроля качество.

Трупповой способ изготовления десятков тысяч микроскем в едином технологическом цикле, в строго контролируемых технологическых средах и режимах обеспечивает примерно рабную надежность как всех кристаллов в партии микроскем, так и элементов в каждом

нз кристаллов.

Надежность радноэлектронного устройства на основе микросхем оказывается более высокой по сравнению с аналогичным устройством на днекретных комплектующих изделнях, которые изготавливаются на разных предприятиях, на различном оборудовании и в раз-

ное время.

Применение высоконадежных микросхем не всегда автоматически обеспечивает выпуск столь же надежной аппаратуры. Сохражение надежности микросхем в аппаратуре в значительной степени определяется соблюдением рекомендаций по их комструктивно-технологичес-

кому применению, режимам и условиям работы.

Реальный уровень вадежности микроскем проявляется лицы пры желлуателина напраэтры. Насто безотизатоють микроскем разлитных серий (як изготавливают на разных заводах) практически одинакова в приборах, наготовленных на одном и том же предприятин-взототвитель РЭА. Однако, как показывает статистика, надежность микросхемы одной и той же серии (одного предприятии) оказывается акто, ма различной в остедве комплектов випаратуры, изготовленных разными заводами. Это следствие различия технологической культуры

производства аппаратуры.

Достижение и поддержание максимальной эксплуатационной надежности мироссем (следовательно, и аппаратуры) сущетвенно завысят от проектирования аппаратуры, подготовки производства и наладки оборудования; капарануры, подготовки производства и наладки оборудования; капарамикации пресмата, огработаниюсти технологического процесса изготовления аппаратуры, использования и других воздействий.

Задача этой главы — познакомить читателя с рекомендациями по конструктивно-технологическому применению микросхем в РЭА.

## 6.2. Обеспечение надежности радиоэлектронной аппаратуры на этале серийного производства

## 6.2.1. Информативная система управления качеством

Эксплуатационная надежность аппаратуры завнент в основною от качества разработки комструкции аппаратуры, качества непользованных в аппаратурь комплектующих наделяй и уровня технологического процесса выготовления аппаратуры. Ответственность за капричия ее отказов. Поэтому изготовитоть РЭА при выборе процараственного процесса должен учитывать следующие факторы.

Во-первых, современияя аппаратура разрабатывается с применеимем перспективных серий микросхем. Большинство на них могут находиться в начальной стадии серийного пронзводства. В этот период требования разработчика РЭА к надежности микросхем еще не реа-

лизуются в полной мере,

Во-вторых, в начальный пернод неизбежна коррекция схемотехнических и конструктивных решений. Это также связано с применением перспективной элементной базы: иначе не могут быть реализованы залажиме на аппаратуют тактико-технические тоебования.

В-третьих, до полной автоматизации технологического процесса изготовления аппаратуры существенная доля отказов в эксплуатации бунет определяться скрытыми производственными дефектами.

В-четвертых, для управлення качеством аппаратуры нужны объективная ниформация о лействительном качестве комплектующих излелий и разработка мероприятий, исключающих попадание на сборку комплектующих изделий со скрытыми дефектами. Поступившие в сборочное производство комплектующие изделия должим контролироваться на всех этапах изготовления аппаратуры. Результаты проверки сборочных единиц аппаратуры дают дополнительную ниформацию о повелении комплектующих изделий уже во взаимосвязи с другими элементами и в течение определенного времени, когда они подвергались различного рода технологическим воздействиям. Если при анализе комплектующих изделий, вышедших из строя во время изготовления аппаратуры, будет показано, что причиной неисправности является нарушение технологического процесса или режимов их применения, то должны быть разработаны соответствующие корректирующие мероприятия, С учетом сказанного возможная схема управления качеством аппаратуры приведена на рис. 6.1.

Основным звеном ниформативной системы является входной




Рис. 6.1. Информативная система управления качеством РЭА:

1—помлаятующих вальяния 2—пах жикства, проексиям влаяного лицуюлея и огорядомники жельтваний 3—године замеже; 4—браз; 5—пах-иоттовитель борочных единиц; 5—пах жикства, проексиям отбразовочных испитатий сборочных единиц; 7—си-атготовитель алипратруы; 9—нах жикпитатий сборочных единиц; 7—си-атготовитель алипратруы; 9—нах жикформативного авкляза; 10—ремоит вадемий; 11—ОТК; 12—оргая управления; 13—папаратруа

Таблица 6.1

THO WING OIL								
		Маршруты						
Вид испытаний и проверок	A	Б	Ŗ	Γ	Д	Е	Ж	
Проверка внешиего вида Проверка габаритных, установочных и присоедниительных размеров (выбороч- но)	+	++	++	+	++	‡	+	
Электротермотренировка при повышенной рабочей температуре длительностью 168 ч	-	-	-	-	-	-	+	
Проверка статических электрических па- раметров при иормальных климатичес- ких условиях	-	-	+	+	+	+	+	
Проверка статических электрических па- раметров при повышенной и понижен- ной рабочих температурах	-	-	-	+	+	+	+	
Проверка динамических параметров при нормальных климатических условиях	-	-	-	-	+	+	+	
Функциональный контроль при нормаль- ных климатических условнях	-	-	-	-	+	+	+	
Функциональный контроль нри повышен- ной рабочей температуре		-	-		-	+	+	




Рис. 6.2. Зависимость эксплуатационной интенсивности отказов а микросхем от засоренности партий в состоянии постанки

контроль, методика проведения которого выбирается таким образом, чтобы все комплектурище выделяя были подперитуты ненігативиям на соответствие техническим условням. Объем в условня проведения неньтативий для конкретных типов заделий устанавливают в завменности от реального качества этих изделий. Испытания при входном мости от реального качества этих изделий. Испытания при входном выбразывый мираррут неизгативай должен быть, полужентировы. Новые типы комплектующих наделия нам комплектующие паделия но по поставщих подверяют неизгативию по наиболее жесткому маршруту Ж. При повядении доводительные виды испытаний, акциирован по поставщих подверяющей должений по наиболее жесткому маршруту Ж. При появлении доводительные виды испытаний, технотренировки (ЭТП) в маршруте Ж, а также персход с одлего должение при должением предостания по должения по должением предостания по должения по должен

делий должиы проверяться по маршруту Ж.

Комплектующие изделия, забражованные при проведении входного контроля, поступают в забораторию информативного наилиза для определения причин из отказов. По результатам анализа принимается решение либо об изменении маршурта входного контроля, янбо о разработке мероприятий у поставщика. Информативная система позволяет фотоляно селенть за эффективностью прийримемых поставщиком мероприятий по повышению качества и устравлению конктегных довины отказов комплектующих награлия.

### 6.2.2. Отбраковочные испытания аппаратуры

В процессе изготовления аппаратуры все сборочные единицы, блоки и готовые изделия должим подвергаться отбраковочным йспытаниям. В состав испытаний обязательно включают функционирование аппаратуры в динамическом режиме при повышенной рабочей

температуре.

В телнологической документации должны быть определены компродации город по проводит и ставительного проводит и ставительного по проводит цех каче отбражевочные испытация (кроме компроля СТК) проводит цех каче отбражевочные испытация (кроме компроля СТК) проводит цех каче отбражевочные испытация и ставительного проводит цех каче отбражевочные и ставительного проводительного предоставительного проводительного предоставительного проводительного предоставительного предоставитель

Информацию, полученную после проведения анализа, систематизируют и на ее основе подготавливают мероприятия, направленные либо на корренцию условий и объема испытаний из входном контроле, если причинами отказов являются комплектующие изделия, либо на наменение технологического полоцесса изотольнения аппалатуры.

если причинами отказов являются нарушения технологии.

Все эзбракованные изделия после установления причины откаов передают для ремоита в специально созданию подраждение. Установливается определенный регламент ремоита. Ремоиту подлежат соброчные сдиницы, сель опы составляют пе более поределенного процента (например, 16 %) отказавания слиниц данного типа от сушает установленный процент от суточного выпуска, рецение об их ремоите принимает руководитель предприятия. Аналогично установаливают регламент и для востановления блоков и аппаратуры.

### 6.3. Воздействие внешних факторов при производстве аппаратуры

В процессе изготовления аппаратуры микросхемы многократно подвергаются воздействию разных внешних факторов: механических, температурных кимических и электрических.

Мехарическое уславная призодальнаются к микроскемам при операшлях комплектовие, формоваем в обрежи выводов, уславовки и приилях комплектовие, формоваем в обрежи выводов, уславовки и прикленявания микроскем к печатной плате. Услаия, воздаёствующие на корпуса. Температурные воздействия связаны с операциями лужекорпуса. Температурные воздействия связаны с операциями луженен, пайки, демонатаж. Пры этях операциях возможен перерев элементов конструкция микроскем. Химические воздействия оказывают демонатаж. Съвстрические воздействия связаные с разрадами статифолосовании, очистве печатных плат от остатков фолоса, влагозащите демонатаж. Съвстрические воздействия связаны с разрадами статисто при всех технологических операциях, если не принять мер по росственных помещений. Возможные виды отказов микроскем от различных технологических воздействий пожазова вът в производственных помещений. Возможные виды отказов микроскем от различных технологических воздействий пожазовань в тобл. 62.

Вид возможимх нарушений и отказов		Растрескивание изолятора, вмав- влющее нарушение герметичност корпуса; пережатие, скручивани излом выводов	Растрескивание изолятора, вызв вающе нарушение термстичносту деформация для корпуса, вызвая ющая растрескивание и обрывти ких проводинков, разрушение кор пуса	Вмятним и царапины на выводах приводящие к коррозии		Лужение, пайка, демон- Пеферен выпода от при Редупсиение перомура, вымя пайк, срика разграфия по проводения по пределения предура пре
фактор		усилне, вывода	плате плате	я выво-		от при-
Воздействующий фактор	Механическое воздействие	н Растягнвающее усилие, усилие прижатия вывода	плату, жатия корпуса к плате	прижати	Температурное воздействие	Перегрев вывода от при- поя, повышенная темпе- ратура
Возде	еское в	Растяг усилне	Статии жатия	Усилие да	в эондя	Перегро поя, по ратура
Техноло гические операции	Механич	Рихтовка, формовка н обрезка	Установка и приклейка Статическое усилие при- демоитаж.	Входиой контроль, рих- товка, формовка и об- да	Температ	лужение, пайка, демон- гаж, сушка
Объект воздействия		Выводы микросхемы г	Масянтор выподов, осно- вание корпуса, гибине со- сдинения, кристалл или подложка	Покрытие выводов т		Изолятор выводов, крн. Ј стали, подложка, актив- т ные элементы и гибкие выводы

прополжение таол. 6.2 Вид возможных нарушений и отказов	
Воздействующий фактор	
операции	
Технологические	
Убъект воздействия	

Taraba sansania

### Химическое воздействие

, оброзня покрытия или основного сатериала выколон и корпуса, на- ушение целостности маркировоч- ных обозначений и покрытий	
X 3 0' 2	
оческа, Химическая активность	
ä	
×	
Химическа	
вание, очистка ващита, демонтаж	
2.00	
лосование, пагозащита,	
0 m	
Покрытне, маркировка	

## Электрическое воздействие

Проб метре полуг	
Электрический заряд	
рация рация	
Пассивные и / активные элементы микроскей, металлизация, р-п переходы, защитный окисел	-

### 6.4. Формовка и обрезка выводов

Одно на основных требований, которому должен удовлетворять корпус микрослемы,— сохранение внутря него относительно сухой атмосферы в течение всего срока службы. Любая поверхность всетва при вормальных условиях покрыта тонкой пленкой балаги толщиной (ОЛ.—0,001 мкм. Из-за малых размеров молекулы (2.7-10<sup>-10</sup> м) малой вязкости воды влага способня проинкать даже в межмоте-кулярные промежутки сложных неорганических соединений. При этом происходит механическое разрушение матерылов, изменение вов. Чтобы выбежать этого, перистивацию корпусов микроссем обизновов чтобы выбежать этого, перистивацию корпусов микроссем обизно повозкат в атмосфею сухого заота.

Метадац, стекло и керамика, используемые для изготовления коритсов микроскем, практически тазо- и валоговеромицемы. Чтобы сохранить сухую инертную атмосферу внутри- коритса, его швы между развиродными материалыми должный быть мистомально герментичными. Согласно принятым пормам через слай с хорошей герментичными. Согласно принятым пормам через слай с хорошей герне более [с. № газообразьного слав (практически это озмичиет абсо-

лютичю воздухонепроницаемость).

Соединение металлов с металлами осуществляют пайкой с мятими вля тверамии приложим, горячей вил колодию свяроба, а также их кожбинациями. Спан стекла со стеклом или керамикой образуются либо плавлением их при высоких температурах, либо сыслеванием более легкоплавким стеклом. Герметизация металлостекляных спеклом, пременяющих от коруссе микроскемы экветрически заолируются выводы, представляет сложную техническую задотнуются выводы, представляет сложную техническую задотнуются стем, то большинство объемых стекло имеет инжуке температурные кожфенциенты линейлого расширения (ТКР) и тепло-проколюсти, тогда как металла корошо проколюсти, как техническим ценерова от съгмання стеклинах и камически ценерова от съгмання съгмання съгмання съгмання сътмання сътма

Обычно для герметнации выводов микроскем в месте их выхода вы корпуса применяются кристализующееся стекляние прином (например, типа спирокерам»). Технология получения такого герметичного соединения методом пайки основая на образования стеклокеранического соединения с кристализацией боро-свикцов-цикколого стекла. При этом методо стекло распальленся и растемается, от примежения стекло распальности образовать прином смачивает и соединает между соебом металические детали при обычной пайки нает между соебом металические детали при обычной пайки.


При дальнейшем изгревавии припойное стекло начинает срасткловаватель; происходят образование центров и кристалляваня материала шва. Размеры образующихся кристаллов пропорциональны времени и температуре процесса. Прочность такого шва граменации обусмовлена его кристаллической структурой и вадосе презыпает интруаки в спакт с некумстальнующимся стеклом поизвълются микротрешины, которые создают пути изгекавия влаги в корпус через стекло. В красталликующимся же стае микрогрещими не проходят



Рис. 6.3. Направление растягивающего усилия при формовке и обрезке выводов



Рис. 6.5. Правильная (а) и неправильная (б) формовка выводов планарного корпуса



Рнс. 6.4. Конструкция штампа для формовки и обрезки выводов микросхем:

а — прижим;
 б — формовка;
 в — обрезка

через сппй. Регулируя содержание крветаллической фазы материлали швы, кожно изменать его ТКР от 40-10-7 до 120-10-7 ПРС ТКР стекла 46-10-7 1 Г/С). Сообенность большинства типов коргусов микроском задключается в том, что некоторая часть длишь вывода находится под напливом стекла (или керамики). При формовке выводов налъчвы изослищ должны быть сохранены.

При выполнении технологических операций по подготовке микроссмых к монтажу на печатую плату (рихтозка, формовка и обрежа выводов) выводы подвергаются растяжению, язгибу в сматию, При этом растяпнающее уснаще Р1, приложено к извойсяе чувствительной к механическим воздействиям зоне корпуса — герковводу (рис. 6.3). Если растягизающее ускане будает чрезмерным, в месте керамике тела корпуса, приводящие к мемедленной или, что сще хуже, постепенной разгрементациям корпуса.

Конструкция штамив для формовки и обрежи выводов (рис-6.4) должна обеспечивать независныме и последовательные усилия прижатия Р<sub>2</sub>, формовки Р<sub>3</sub> и обрежке Р<sub>6</sub>. Величины этих усилий подбираются так, чтобы сотраннът велостность гальванического покрытия выводов, создать минимальное растятивающее усилие вдоль осивности пострументы заданизую комерит рацию формовки. При формоввности пострументы на выводах микросхемы, не приводящие к изрушиныю гальванического покрытием. Конструкция штампа должна обеспечивать жесткое креплеше жаждого вывода микросскам вые зоим наплава стехла или кревмият. Участок вывода на расстоянии I мм от тела корпуса не должен подветаться такий быть соблюдены допустамые радпусы изгиба. Формовку выдолжна быть соблюдены допустамые радпусы изгиба. Формовку выпроизводить с радпусом нагиба не менее двух толщин вывода, 
в выподав крутатого сечения — с радпусом не менее двух толщин вывода, 
в выподав крутатого сечения — с радпусом не менее двух диаметрол, 
в выпода крутатого сечения — с радпусом не менее двух диаметрол, 
в выпода крутатого сечения — с радпусом ком менее двух диаметрол, 
в выпода крутатого сечения — с радпусом ком менее двух диаметрол, 
в выпятог на работсопособность микроссемы, можно на расстояния 
I мм от тела корпуса, однако следует учесть, что по выводам от микросским (дособного маждого дажера) отводится значительным часть 
росским (дособного маждого дажера) отводится значительным 
росским (дособного маждого дажера) отводится значительным 
росским (дособного маждого дажера) отводится за 
росским (дособного маждого дажера) отводится значительным 
росским (дособного маждого дажера) отводится за 
росским (дособного маждого дажера) отводится за 
росским (дособного маждого дажера) отводится 
росским (дособного маждого дажера) отводится за 
росским (дособного маждого дажера) отводится 
росским (дособного маждого дажера) отводится 
росским (дособного маждого дажера) отво

В типично неправильной конструкции технологического приспособления формовки выводов корпусов четвертого типа (ркс. 6.5, 6) не оставлен зазор (не менее 0,5 мм от тела корпуса), необходимый для сохранения керамики. Штамп такой конструкции может нару-

шать герметичность корпуса микросхемы.

### 6.5. Лужение и пайка

При произволстве РЭА широко используются групповые методы выполнения отдельных технологических операций, например дуженне выводов микросхем способом «окунания в расплавленный припой» или пайка метолом «волны припоя». Режимы этих операций (температура расплавленного припоя, время контакта припоя с выводами корпуса, площадь зоны контакта вывода с припоем), выбранные без учета характеристик теплоперелачи конкретных типов корпусов микросхем, могут привести к их разрушению. На рис. 6.6 схематично показаны отдельные элементы конструкции микросхемы, которые подвергаются тепловому воздействию и участвуют в передаче тепла. При контакте с расплавленным припоем вдоль вывода микросхемы создается перепад температуры, вызывающий перелачу тепла. Теплообмен осуществляется от зоны пайки (зона А) через металл вывода к керамической основе тела корпуса 3 и далее к кристадлу и от внутренней части вывола (зона Б) через внутренний соединительный проводинк 1. Приведем параметры режима луження-

Предельная температура припоя, °С	260
Предельное время нахождення выводов в расплавлен- ном припое, с	2
Минимальное расстояние от «тела» корпуса до границы припоя по длиие вывода, мм	1
Предельно допустниое число погружений одинх и тех же выводов в припой	2
Минимальный интервал времени между двумя погруже- ниями одинх и тех же выводов в припой, мин	5

При выполиении операции лужения нельзя касаться припоем термовводов корпуса. Припой не должен попадать на стеклявные




Рис. 6.6. Схема теплообмена при лужении и пайке выводов микросхемы

и керамические части корпусы микроскемы. Граница растекавия припоя по виводам должив абъть ве ближе ечи в расстоящи 1 мм от тела корпуса микроскемы, при этом допускается некоторая неравиомерность дужения по дливе вывода. Минимальная длина участка дужения по дливе вывода от его ториа должив бить не менее 0,6 мм, ирием долуженете наличие ессупесь ва ториах выводов микроскемы. Необходимо тпиктельно съедить за тем, чтобы не образовывались променение дела участва, повератость припом должно объть приметами для участва, должно обеспечивать поддержание и контродь температуры с погрешностам не хуже съб със.

Качество паявих обединений должно определяться по следующим признажен; паяная повержость, должно определяться по следующим признажен; паяная повержость должна быть светлой лян свет-до-маговой, без темных лятем и постороник; включений. Форма паяных осединений, должна вытехь вонтутье галгени врипов по шву (без избытка прилом). При выполнения пайки корпуса микросхемы с плапарнымы выводами должка пытехот: заливаям форма пайки, при кото-




Рис. 6.7. Примеры пайки корпусов со штырыковыми выводами: «-«- пайка в метализированные отверстия: 1 — вывод; 2 — кетализированное отверстия: 3 — печатная палата; 4 — примоп; 6 — ж— пайка в исметализированные отверстия: 1 — комтактава площадка; 2 — припой; 3 — вывод; 4 — печатная палата

рой контуры отдельных выводов микросхемы полностью скрыты под припоем, наплывы припов конусообразной и скругленной формы в местах отрыва паяльника, небольшое смещение вывода в пределах контактной площадки, растежание припоя в пределах длины вывода,

приголной для монтажа.

Форма павного соединения при запалие выводов микроскемы в металланзувование отверстита должив соответствовать рис. 6, г. а. – д. Растежание припов со стороны корпусов должно быть ограничено пределами колтактики людалов. Конен выводы может быть нелуженым. Монтажные металлизированные отверстия должны быть нелужениям. Монтажные металлизированные отверстия должны быть нелужениям монтажные металлизированные отверстия должны быть нелужениям монтажным быть нелужениям палати. Не долуженств пеправление дефектных соединений со стороны установ-ки миксоскемы на плату.

Форма паяного соединення при пайке выводов микроскем на контактнайе длощадик печатных длат с неметаллизированимим отверствиям должна соответствовать эскизу (рис. 6.7,  $\dot{\theta}$ —ж.). Растехвание приноя по выводам микросхемы должно быть в пределах эоны, пры годиой для монтажа. На торцах выводов допускается отсутствие

припоя.

Оборудование и оснастка, применяемые при вайке, должны обсесивнать; автоматическое поддержание и контроль температуры припоя с погрешностью 25°С при выполнения операция «волной припоя; поддержание и периодический контроль (черем 1.2°) температуры жала паялынка с погрешностью ±5°С при видивидуальном способе выполнения пайки викростамы; контроль времени контактирования выводов микростамы; контроль времени контактирования выводов микростамы; контроль расставляющим им приножения при грушновых жегодах пайки, контроль расставляющим должно быть завемлено (переходное сопрогналения завемления не более 5 Ом.).

### 6.6. Установка микросхем на печатные платы

Конструктивные особенности корпусов микросхем — наличне гермовводов и герметизирующих швов, относительно тонкое (0,1...0,2 мм) дио, на котором расположен кристалл, — определяют ряд требований, которые должин быть выполнены при установке микросхем на педатыме пааты.

На рнс. 6.8, а, 6 показан вариант установки микроскем со штырьковыми выводами (корпуса первого типа). Установка таких корпусов производится в металлизированные отверствя. Выводы микросхемы




Рис. 6,8. Варнанты установки различных корпусов на печатную плату

не формуются. Величина зазора, равная 1\*\*5-мм, выбрана на условия обеспечения механической устойчивости микросхемы во всем диапазопе механических катрузок в сохранения делостности корпуса (при меньших зазорах возможно парушение термовора для метайлогсклюниям корпусов на э-за теплового воздействия прином при

Микроскемы в кортусах второго типа устанавлявают на платы с односторонням расположением неатных проводников в Металлавированные отверстия с за эгором, который бесводников в Металлавированные отверстия с за эгором, который бесводников в Металлавированные отверстия с за эгором, который бесказаны варианты установки микроскем в корпусах третьего типа с
отформованнымы выводами. Установка продводител с за заором
37-52 мм (рис. 6.8, г.). Если аппаратура подвергается повышенным
роскем должим применяться жестике прокладки на электроизоляципомого митериал. Прокладка должим быть приклеена к латае и основанию (ко дму) микроскемы (рас. 68, г.). Конструкция прохладки
также должан обеспечивать целоститость герноводов микроскемы
роском примененным примененным прохладки вы
роском примененным примененным прохладки
роском примененным примененным примененным прохладки
роском примененным п

Микросхемы в корпусах четвергого типа с отформованными выводами можно устанавливать на платы с односторониям или двусторониям расположением печатных проводников следующими способами: вплотную на печатную плату или на прокладку (рис. 6.8. е. е)

и с зазором до 0,7 мм (рис. 6.8, ж).

Планарные корпуса съслует прикленаять по всей плоскости оспования корпуса, Толцины дъсевото инво определяется выбранным вариантом формовка выводов (расстоянием от плоскости основания микросскеми до платы), но завор между микросском д платой должен быть полностью заполнен клеем. При установке микросском в планарных корпусах докускается смещение свободных копцов выводов в горизонтальной плоскости в пределах = 0,4 мм от положения к печатими платам делем ВК-9. Темпратура сущки материалов, всменты пределативательного пределати применения и пределатура сущки материалов, к печатими платам делем ВК-9. Темпратура сущки материалов, всчать копустаной температуры для се эксплуатация. Рекомендуемая температура сущки 65 - 55°С. При приклепаяния микросхемы к печатной плате усилие прижатия не должно превышать 0,08 мкПа,

### 6.7. Поверхностный монтаж микросхем

Рациональное использование площади коммутационных плат, автоматизация технологических операций и синжение стоимости производственного процесса являются основными тенденциями в создании современной функционально сложной и належной РЭА.

Эти требования наклучшим образом выполняются при использования сложими микроссем (СИС, БИС, СВИС) в конструктенном исполнения, пригодном для поверхностного монтажа. На рис, 6.9 и показывы конструктив корпусов тапа Е. Они инмого одинадцить типоразмеров с числом выводов от 16 до 156. Материая корпуса — пластначаса или стексмоераника, оборма выводов двух вариантов; первый в виде петак, подотвутой под прябор (рис, 6.9), вто об — ступенуатый, отходящий в стромого прябора (рис, 6.10), За




Рис. 6.9. Корпус типа Е. Выводы ј-образные




Рис. 6.10. Корпус типа Е. Выводы типа «крыло чайки»



Рис. 6.11. Корпус типа Ф

— → Рис. 6.12. Безвыводной корпуе типа Н




Рис. 6.13. Зависимость площади коммутационной платы S. прихолящейся на один вывол корпусов. От числа выволов п

1 — корпус второго типа с шагом 2.5 мм; 2 — корпус четвертого типа; 3 — корпус типа Е (выводы «крыло чайки»); 4 — корпус типа Е (јобразный вывод); 5 — безвыводной корпус типа Н: 6 - коопус типа Ф





Рис. 6.14. Сравнительные электрические характеристики корпусов различных типов в зависимости от числа выволов п:

1 - корпус второго типа с шагом корпус второго типа с швгом
 мм; 2 — корпус типа Е; 3 — безвыводной корпус типа Н



3. mm2

рубежом эти выводы известны как і-образный и «крыло чайки». Вывод і-образный занимает меньшую полезную площадь и меньше подвергиут повреждениям. Вывол типа «крыло чайки» обеспечивает лучший визуальный контроль паяных соединений.

Микросхемы в пластмассовых корпусах типа Ф (рис. 6.11) имеют от 6 до 28 выводов. Выводы микросхем гибкие, ступенчатые, шаг между выводами 1,25 мм. При применении микросхем в корпусах типа Е и Ф не возникает проблемы согласования коэффициентов линейного расширения, они могут устанавливаться на коммутационные платы из любых материалов,

Микросхемы в керамических корпусах типа Н имеют две модификации: безвыводилю (рис. 6.12) и с неформированными выводами по периметру корпуса. Число выводов от 16 до 156. Микросхемы устанавливают на керамические и композиционные коммутационные платы с внутренным металлическими слоями для компенсации различного линейного расширения материалов. Платы такого типа не отвечают компения, дешевой конструкции сборочных единиц аппа-

Микросхемы в корпусах четвертого типа соответствуют условиям поверхиостного монтажа, ио так же, как выводиые корпуса типа Н. требуют дополнительной операции — формовки выводов. Эти мик-

росхемы давно применяются в аппаратуре.

кросхемам в корпусах Н и 1-образном типа Е.

С увеличением числа выволов корпуса заметное влияние на характеристики микросхемы оказывают межвыводиая электрическая емкость, омические и индивидуальные сопротивления внутренних металлизированных дорожек от кристалла к виешним выводам корпуса [13]. В корпусах подтипа 2.1 (см. табл. 1.3) длина дорожек от кристалла к крайним выволам корпуса в 5... 6 раз больше, чем к средним. Малогабаритные корпуса для поверхностного монтажа обладают лучшими электрическими характеристиками, так как более короткие и лучше согласующиеся связи приводят к уменьшению их сопротивления и межвыводной емкости (рис. 6.14). Созлание належного паяного соединения при изготовлении узлов РЭА с использованием микросхем со штырьковыми выводами (типы 1, 2 и 3) не представляет техинческой проблемы; выводы микросхем облужены, зажаты в металлизированных отверстиях коммутационной платы. площаль паяного соединения относительно большая, пайки осуществляются волной припоя. При поверхностном монтаже все обстоит иначе: небольшая часть вывола своболио лежит на контактной плошалке коммутационной платы, а соелинение осуществляется оплавлением припов К тому же механическая прочиость павиого соединения становится критичной к термическим напряжениям, возникающим в соединенни из-за различных ТКР материалов вывода и коммутационной платы. Качество павного соединения определяется формой и размерами монтажиых плошалок коммутационных плат, размерами выволных площадок и выводов корпусов микросхем, их материалами, Плошаль монтажной плошалки платы лолжиз быть достаточной для размещения на ней вывода или выводной площадки микросхемы и заиесения дозированного количества припойной пасты. Рекомендуемый размер монтажной плошалки (1.6...1.8) × 0.6 ± 0.1 мм. При шаге выводов 1.25 мм. ширине и интервалах металлизированных дорожек 0,2...0,25 мм расстояние между монтажными площадками должно быть 0.635 мм. Это дает возможность выполнить разводку между монтажными плошалками и исключить случан образования перемычек из припоя между сосединые участками металлизации. Размеры выводов и выводных площадок корпусов привелены в ГОСТ 17467-79.

Паяное соединенне заливной формы с образованием галтели припоя определяется зазором в месте пайки вывода или выводной площадки корпуса и монтажной площадкой коммутационной платы. Величины зазора зависят от плоскостности выводов и выводных площадок корпуса по отношению к установочной влоскости и плоскостности монтажных площадок коммутационной платы. Хорошие результать пайки постигаются при зазоре 0.05...0.15 мм и планарно-

сти части вывода 50 мкм.

Качество моятажа во многом определяется качеством и свойствами коммутационных плат, которые зависят от множества факторов, таких как состояще поверхности, плосмоги и нарадлельности, голщины принов на монтажных палощадках, сомместимости материала платы с материалом корпуса и выподов микросхем. В изтолице времи ширком используются стемлогом сидине платы (СФ-2Н-50, СФ-1) в начали применяться платы и короложительного достоять и стана ка достоять приности и пределения и приности и пр

Технологический процесс поверхностиого монтажа состоит из трех основных операций:

1. Наиесение припойной пасты на монтажные площадки комму-

2. Установка микросхем на монтажные площадки,

Припойная паста выполняет несколько функций. Консистенция паста такова, что она удерживает микросхемы на комутационной плате и в процессе пайки. Когда паста расплавляется, силы поверхностного натежения совмещают выводы микросхемы с мойтаживыми площализми. Одиновременное озалается электрическое и механическое

соединение поверхностей.

Нанесение припойной пасты на коммутациюнную плату рекомещуется прияводить через маску, Маска представляет собой металлическую фольту, на которой протравлен нужный рисунок. Через полностью открытые окак принойная паста сободно и раввомерно растежается по поверхности коммутациюнной платы. Количество паносимой приновной пасты регулируется голицине одоя принойной пасты от 127 до 254 мкм.

После изиесення пасты следует немедленно установить микросхемы на монтажные площадки. Установка производится врутную или автоматическия укладиком. Точность установки должна обеспечить совмещение 60..70 % ширины вывода микросхемы с монтажной площадкой. После установки микросхем комутационную плату следует годвергнуть сушке при температуре 50...80 °С с целью выпаривания влаги из припойной пасты для исключения кипения флюса и растворителя при пайке оплавлением и уменьшения потенциального образования пор и пустот в полном соединения.

Существует несколько методов оплавления заранее нанесенного тактное конденсационный (в паровой фазе); электронагревом (контактное и бесконтактное): нифокроакрасным нагревом; лазерной пайкой;

пайкой нагретым газом.

Метод оплавления припов в паровой факе заключается в передаче крытого телла копделелии коммутационной плате с установленными на пей микроскемами. Тепловесущей средой валяется фтороутжеродиктею соединение в стадии насишенного пара при температуре 215 °С. Техиология пайки предусматривает предварительный нагрея коммутационной длаты до 100°С перед вводом ее в камеру с фтороуллеродом. В камере происходят быстрый и равномерный нагрея платы и оплавление припов. Метод — высокопроизводительный, с высокой точностью поддержания температуры. Недостаток метода заключается в высокой стоимости обогумования и темпоностиратом.

Пайка ИК-оплавлением осуществляется за счет энергии инфраврасного назлучения. Источнами и влучения являются вольфрамовые или йоднокварцевые лампы с фокусирующими рефлекторами и влучаемиям панелями, создающими равмочерний направленный поток излучения в диапазопе дляв воля 4...6,24 ими. После предваноток излучения в диапазопе дляв воля 4...6,24 ими. После предванием в пределения и пользаление припол. Установки ИК-спетемы обеспечивают меньшую скорость роста температуры (5 °С/с), чем установки колделеционной пайки (60 °С/с). Это синжает вероятность возниклювения энергетических напряжений в панных соединениях. К достоинствам местра можно отнети высокую производинениях, к достоинствам местра можно отнети высокую производиродя в управления процес может производиться в средвоте выполняющими становку производиться в средвоте выполняющими становку производиться в средзота выя инеграмму производиться в сред-

Лазерная пайка применяется в тех случаях, когда требуются высокая локальность и быстрота процесса нагрева. Точная фокусировка издучения позволяет проводить оплажение припося в непосредст-

венной близости от термочувствительных материалов.

Пайка нагретым газом заключается в нагреве соединяемых элементов потоками нагретых газов до температуры плавления. Метод является универсальным и может быть использован для демонтажа микросхем. Недостатком является низкая производительность.

### 6.8. Защита микросхем от электрических воздействий

С тетением времени степель интеграции микросхем увеличивагся, что связано с развитием теклологии, повозлющией уменацить как сами размеры элементов, так и размеры тех областей, с помощью которых элементы электрически возлируются друг от друга на кристалле. Такое увеличение длогности компоновки элементов повожнеумущить зачетрические и функциональная параметры микроскии, по умущить зачетрические и дружими подаментов повожнети уменаческием системы по поставки электрических притительности.

Действительно, анализ микросхем, вышедших из строя в процессе производства и испытаний аппаратуры, показывает, что причиной откалов 40.50 % таких микроском являются электрические перегрузки. У поврежденных микроссмо биваруживается уздинейне крутявинь вольт-амперной характеристики или полизый пробой р-п таких вольт-амперной характеристики или полизый пробой р-п Чаше других нарушаются эмитрерные переходы. Внешие дефект проявляется в том, что обратный ток возрастает на несколько порядков, а коэффициент ускления по току существенно ухудшается (падет на 70 %). В этом случае электрические перегрузки вызывают пеобратимые изменения в структуре р-п переходов, приводящие к ухудшению эффективности змиттера.

Может выеть место частичное кая полное выторание металлизании, образование перемическ между оссельным дорожкамии, а также корошко видимые сведы пробов р-и переходов на поверхности илипод паселявнующим слоем. Для отказавищи из-за электреческих перегрузок микростем карактерия оплавление, разбразтивание алюминия (при кипении) и образование коротковажизутых оссельяци участков металлизации. Пережоги чаще всего возникают в наиболее склабих местах коловежущих алюможе минениих химениемием дологам

поперечного сечения.

Олной из причин отказов микроскем, имеющих указаниие дефеким, может быть воздёйствие разрядов, статического электричества, возникающих при выполнении различных технологических операций вз-за того, что в производственных условиям широко используются сильно электризующиеся синтетические и другие изоляционные мотрилам. Кроме того, из-за плохого завемления корпусов приборов и технологического инструмента могут иметь место значительные сетевые наводки.

Возникновение статических зарядов обусловлено несколькими медозникновение статические зарядов зависти от многих факторов. Статические потенциалы U<sub>r</sub> на поверхности диз-бектриков независимо от механизма их генерации всегда оказываются пропорещиональными удельным и поверхностным спортивьенным материально


ρs (табл. 6.3).

Таблица 6.3

U <sub>er</sub> , κB	ρ <sub>8</sub> , Ο <sub>Μ</sub>
1,32,8	1.1014
0,7	1,4.1013
0,60,8	9,6.1013
. 0,45	4,3.1012
	1,32,8 0,7 0,60,8

На рис. 6.15 представлена заявленность статических потепциалов для двух видов матерналов, швором сиспользуемых для спекодежды производственного персопала — лавсана и хлончагобумажной ткани, производственного персопала — лавсана и хлончагобумажной ткани, со системент обратить винимание на то, что статические потепциалы при ниской ситосительной влажности воздух (40.50 %) достативато З..., 10 кВ. Статический потепциал на лавсане выше, ече на длогиатобумажной ткани и спылы завясноги от отпестиельной влажности воздух статический потепциал на лавсане выше, ече на длогиатобу достатический потепциал на лавсане выше, ече на длогиатобу пределенной воздух статический потепциал на для пределенного потепциал на пределенности воздух статический потепциал на пределение пределение потепциал на пределение потепциал на пределение пределение пределение пределение пределение потепциал на пределение пред





1 — хлопчатобумажная ткань; 2 — лавсан



Рис, 6.16. Зависимость удельного поверхиостиого сопротивления  $\rho_4$  различных материалов, обработанных поверхностио-активными веществами, от време-

1 — синтетический линолеум; 2 — текстолит; 3 — картон

ха (при влажности 65 % потенциал на хлопчатобумажной ткани равен нулю, в то время как на лавсане он превышает 3 кВ). Пои разработке мероприятий по защите микросхем от возлейст-

ипр разработке мероприятий по защите микроссем от воздейств разрядое ститического электричества месболдимо учитывать делегирого заместратем в месболдимо учитывать делегирого временя наколленные на их поверхности заряды. За времи удержания заряда (т.) принято время, в течение которого пакопленный статический потенциал уменивается в 2,3 раза. Время удержания зарядам пропорционально удельным поверхностным спротивыствия зарядам пропорционально удельным поверхностным спротивыствий учиты в таба. 6.4 приведены закопринятальные далише о временя удержания зарядам при отводительной выпажность воздуха, равкой 65 ж.

При организации производства аппаратуры с применением мик-

Таблица 6.4

Материал	τ <sub>y</sub> , c	ρ <sub>s</sub> , Om	
Бумага	25	(3,39,8).1011	
Лакированное дерево	1200	1,4.1013	
Поливниилхлорид	7800	1,0.1014	
Органическое стекло	9000	2,2.1015	
Синтетический линолеум	12 000	4,0.1014	

роскем необходимо поминть, что на руках операторов при вмиолнении различих технологических операций создаются значительные статические потенциалы — от сотен до нескольких тысяч водьт. Вележима и поляронсть этих потенциалов званият от миожества различних факторов, в числе которых относительная влажность воздуха в помещении, материал обскам, материалы вокрытия стола, студатехнологического и испытательного оборудования, степень изоляции подератора от чемыла».

При организации участков производства аппературы, в которой кпользуются инкросхемы, не рекомендуются применять ограночные материалы с большим ужельным поверхностным сопротивлением. Применение для отделям поверхностей производственной мебелы, полов, испытательного и технологического обруждования материалов с малым р. (не более (1...5)-109 (м) обеспениялет пеобходимые условия

для быстрого стеклини зарядаю статического электрячества. В качестве материалов для пократий поверхностей может быть рекомецковы специальный антистатический линолеум. Сравнительние электрические параметры— удельное поверхноствое р. и объемное р., сопротивления и время удержания заряда т,— обычного на антистатического линолеума приведены в таба, 6.5. Применение

Таблица 6.5

Линолеум	ρ <sub>s</sub> , οΜ	ρ <sub>γ</sub> , Ом-см	τ <sub>y</sub> , c
Обычный Антистатический	4·10 <sup>14</sup> 5·10 <sup>0</sup>	5,9.1017 2,4.10°	12 000 0,5

антистатического линолеума исключает возможность накопления статических Зарядов на операторе: контакт руки оператора до выполнения очередной технологической операции с повержностью, покрытой антистатическим линолеумом, обеспечивает стекание зарядов за 1.

Пля синжения удельного поверхностного сопротивления покрытий рекомендуется применять поверхностно-активные вещества, например антистатическую пасту «Чародейка», которая наносится тонким слоем на рабочие диэлектрические поверхирсти столов, испытательного и технологического оборудования и приспособлений, тары для хранения микросхем и сборочных единиц. Она также используется для протирки полов и при стирке хлопчатобумажных чехлов для производственной мебели. Увеличение поверхностного сопротивления обработанной поверхности (рис. 6.16) объясияется естественным усыханием и старением пасты, а также стиранием ее при работе. Сопротивление возрастает на порядок величины за 10...15 дией, поэтому периодичность нанесения пасты должна определяться из конкретных условий производства. При применении антистатического линолеума и поверхностно-активных веществ для стекания зарядов необходимо создать хороший электрический контакт одной-двух точек поверхности с «землей».

Для синжения поверхностного сопротивления покрытий рекомендуется поддерживать максимально возможную относительную влажность в произволственных помещениях (удовлетворительный резуль-

тат может быть достигнут при влажности 65...70 %).

Для изготовлення межоперационной тары рекомендуется пепозовать материалы о поверхностным сопротивлением 10<sup>8</sup>-...10<sup>8</sup> Ом. Материал тары может быть покрыт токопроводящей краской. Слой краски не препятствует стежанию зарядов, так как имеет невысокое о<sub>\*\*</sub>

Полжен бить обслечен непрерывный контакт оператора с частьей чере выскором Лон решегор и МО с помощью специального автистатического браслета. Однико надо учитывать, что применен автистатического браслета эффективно, андив в том случае, если рабочее место, тара и приспособления выполнены с применением материалов с малым поверждогимы сопротивлением, исключающим на концение и в них зарядов статического электричества. В противном случае веродитость повреждения миклослем велям.

Одежда оператора должна быть изготовлена из хлопчатобумажной ткани, подвергаться стирке с применением антистатической пасты «Чародейка» или другого поверхностио-активного вещества. Обувь оператора должна быть на кожаной или подупроводящей ре-

зиновой полошве.

### Список литературы

- Аналоговые и цифровые интегральные микросхемы/С. В. Якубовский, Н. А. Баркапов, Л. И. Ниссельсов и др.; Под ред. С. В. Якубовского. — 2-е изд., перераб. и доп. — М.: Радио и связь, 1984.— 431 с.
- Ясен И. Курс цифровой электроники. М.: Мир, 1987. 412 с.
   Применение интегральных микросхем в электронной вычислитель-
- ной технике/Под ред. Б. Н. Файзулаева. М.: Радио и связь, 1986. 383 с.
- Титце У., Шлык К. Полупроводниковая схемотехника. М.: Мир, 1983. — 512 с.
- Микропроцессорные комплекты БИС на основе интегральной нижекционной логики/Под ред. Э. П. Калошкина. — М.: Радио и связь, 1984. — 246 с.
- Гилмор Ч. М. Введенне в микропроцессорную технику: Пер. с англ. — М: Мир. 1984. — 334 с.
- 7. Соучек Б. Микропроцессоры и микроЭВМ: Пер. с англ./Под ред.
- А. И. Петренко. М.: Сов. радно, 1979. 517 с. 8. Архитектура и проектирование микро-ЭВМ. Организация вычисдительну процессов/Под. рет. П. Н. Проекууна — М.: Высима
- лительных процессов/Под ред. Л. Н. Преснухина. М.: Высшая школа, 1986. 495 с. 9. Полупроводниковые БИС запоминающих устройств/Под ред.
- А. Ю. Гордонова и Ю. А. Дъякова. М.: Радио и связь, 1986. 360 с.
- Головин О. В. Радиоприемные устройства. Высшая школа, М.: 1987.
- В. А. Казинов, Ю. В. Круглов. БИС КР1015ХК2. Управление частотой настройки радиоприемников//Электронная промышленность. — 1984. — Вып. 6. — С. 51.
   Березенко А. И., Тусаков О. И., Корягин Л. Н. и др. БИС для
- инфрового синтезатора частот//Электронная промышленность.— 1984.— Вып. 6.— С. 49. 13. Garner R., Taylor D.//Microelectronics J.—1986.— Vol. 17.— Р.
- Garner R., Taylor D.//Microelectronics J. 1986. Vol. 17. P 5—13.

### Приложение

### Алфавитно-цифровой указатель микросхем, помещенных в справочник

Типономинал	Стр.	Типономинал	Стр.	Типономинал	Стр.
100ИВ165 100ИД161 100ИД162 100ИД164 100ИЕ136 100ИЕ137 100ИМ180 100ИП179	91 91 91 91 91 91 91 91	133ИД10 133ИД15 133ИД16 133ИЕ2 133ИЕ4 133ИЕ5 133ИЕ6 133ИЕ7	52 58 58 50 50 50 54 54	133TM7 K134Py6 K134Py6A K134Py6B 134HJJ3 134HJG 134HE2 134HE2	50 315 54 54 52 49 50 50
100ИП181 100ИР141 100ЛЕ106 100ЛЕ111 190ЛЕ211 100ЛК117 100ЛЛ110 100ЛЛ110	91 90 90 92 90 90 91	133HE8 133HE14 133HM1 133HM2 133HM3 133HT12 133HT13 133HT14	50 54 50 50 50 53 53 53	134MM4 134MM5 134MT2 134MT4 134MT3 134MP1 134MP2 134MP5	59 54 53 53 53 59 50 50
100.JIM101 100.JIM102 100.JIM105 100.JIM109 100.JIM107 100.JIM1114 100.JIM1115 100.JIM116	90 90 90 90 90 90 90	133//P1 133//P13 133//P17 133K/F1 133K/F1 133K/F12 133K/F15 133K/F17 133J/JA1	50 54 57 52 52 52 52 52 48	134/FP8 134/K178 134/K179 134/K1710 134/JA2 134/JA8 134/JE1 134/JE2	52 68 58 58 48 47 58 58
100ЛП128 100ЛП129 160ЛП216 100ЛС118 100ЛС119 100ПУ124 100ПУ125 100РУ145	90 90 92 90 90 90 90 91	133,71A2 133,71A3 133,71A4 133,71A6 133,71A7 133,71A8 133,71A10 133,71A11	48 47 47 49 48 47 47 47	134.7IT3 134.7P1 134.7P2 134.7F4 134PM1 134CTI1 134TB1 134TB13	58 49 58 49 59 50 50 59
100PY148 100PY410 100PY415 100TB135 100TM139 100TM131 100TM133 40CTM134	91 91 92 91 91 91 91	133.// A12 133.// A15 133.// A15 133.// A13 133.// B1 133.// E1 133.// E5 133.// E5	49 58 49 58 47 48 48 51	134TB14 134TM2 134X.72 134X.73 KP134HZ3 KP134HE2 KP134HT2 KP134HT2 KP134HT2	50 50 59 59 52 50 53 51
100TM173 100TM231 132PУ1A KM132PУ5A KM132PУ8A ЛМ132PУ9A KP132PУ9A KP132PУ4A	91 92 315 315 315 315 315 315 315	133,7P1 133,7P3 133,7P4 133,7P4 133,7P3 133,7P3 133,7P3 133,7P5 133,7P7	49 49 49 49 53 50 59	КР134ИР8 КР134ЛА2 КР134ЛА8 КР134ЛП3 КР134ЛР4 КР134СП1 КР134ТМ2 КР134ТМ2 КР134ТМ2	52 48 47 58 49 50 50 59
КР132РУ6А 133АГ1 133АГ3 133ИВ1 133ИД1 133ИД3 133ИД4	315 51 51 52 51 52 52 52	133TB1 133TB15 133TJ1 133TJ2 133TJ3 133TM2 133TM2 133TM5	5) 51 48 48 51 50 50	K140УД11 K140УД13 K14 УД17А,Б K140УД20 K140УД22 K140УД23 140УД21	349 344 344 358 338 349 344

Типономинал	Стр.	Типономинал	Стр.	Типономинал	Стр.
140УД23 140УД24 140УД25А, Б. В 140УД27А, Б. В КР140УД1 КР140УД1 КР140УД5 КР140УД5	349 344 344 344 372 338 338 338	K155HE7 K155HE8 K155HE9 K155HE14 K155HM1 K155HM2 K155HM2 K155HM3 K155HT2	54 50 52 54 50 50 50 53	K155.71P4 K15571P6 K15571P7 K155PE3 K155PE4 K155PE21, 22, 23 K155P13	49 53 53 59 59 54
KP140УД7 KP140УД8 KP140УД9 KP140УД11 KP140УД12 KP140УД14 KP140УД18 KP140УД18	338 338 349 352 338 338 459	K155ИПЗ K155ИП4 K155ИР1 K155ИР13 K155ИР15 K155ИР17 K155ИР32 K155ИР32	53 53 54 57 53 52	K155PY2 K155PY5 K155PY7 K155TB1 K155TB15 K155TJ12 K155TJ12 K155TJ12	50 59 57 50 50 48 48 51
KP142EH2 KP142EH3 K142EH4 K142EH5 K142EH5 K142EH6 K142EH9 K142EH9 K142EH1	459 459 459 459 459 459 459	K155KП2 K155KП5 K155KП7 K155JA1 K155JA2 K155JA3 K155JA4 K155JA6	52 52 52 48 48 47 47	К155 ТМ2 К155 ТМ5 К155 ТМ5 К155 ТМ8 К155 ХЛ1 КМ155 ХЛ1 КМ155 ИД1 КМ155 ИД1	50 50 50 53 59 51 51 52
142EH10 142EH11 154YД1 154YД2 154YД3 K157ZA1 K157YД1 K157YД1	459 459 362 349 349 394 364 358	K155.7A7 K155.7A8 K155.7A10 K155.7A11 K155.7A12 K155.7A13 K155.7A18 K155.7A18	48 47 47 48 49 49 57 49	КМ155ИД8А КМ155ИД8Б КМ155ИД11 КМ155ИД12 КМ155ИД13 КМ155ИЕ2 КМ155ИЕ2 КМ155ИЕ4 КМ155ИЕ5	58 58 58 58 58 58 50 50
K157YJ3 K157YJ1 K157YH1 K157YH1 K157YH1 K157YH2 K157XA1 K157XA2 K157XA2	358 394 418 394 394 394 394 394	К185ЛДЗ К185ЛЕ1 К185ЛЕ2 К185ЛЕ3 К185ЛЕ4 К185ЛЕ5 К185ЛЕ5 К185ЛЕ5	58 47 48 48 49 48 51 47	КМ155ИЕБ КМ155ИЕ7 КМ155ИЕВ КМ155ИМ1 КМ155ИМ2 КМ155ИМ3 КМ155ИП2 КМ155ИП2	54 54 50 50 50 50 50 50
К157XП1 К157XП2 К155АГЗ К155АГВ1 К155ИВ1 К155ИД3 К155ИД4 К155ИД8А, Б	394 394 51 52 51 52 52 52 58	K155.7143 K155.7145 K155.71,71 K155.71,72 K155.7141 K155.7142 K155.7143 K155.7145	47 58 48 57 47 47 47 48	KM155HP1 KM155HP15 KM155KIT2 KM155KIT5 KM155KIT6 KM155JA1 KM155JA2 KM155JA3	50 53 52 52 52 48 48 47
K155U Д10 K185UД11 K185UД12 K185UД13 K185UД15 K185UД15 K185UE1 K185UE2 K185UE2 K185UE4 K155UE5 K155UE5	52 58 58 58 58 58 59 50 50	K185.7H5 K185.7H4 K185.7H5 K185.7H5 K185.7H8 K185.7H9 K185.7H9 K185.7H11 K185.7H11 K185.7P1	56 48 50 57 51 47 56 56 49	KM155.7JA4 KM185.7JA5 KM155.7JA7 KM155.7JA10 KM155.7JA10 KM155.7JA11 KM155.7JA13 KM155.7JA13 KM155.7JA11 KM155.7JA11	47 49 48 47 47 48 49 49 49 58

Типономинал	Стр.	Типономинал	CTP.	Типономинал	Стр.
КМ155ЛЕ1 КМ155ЛЕ3	47 48	K174yP5 K174yP7	376 398	К417ПА2 К427ПА1	424 424
КМ165ЛИ1	47	K174yP8	376	600HB165	91
КМ155ЛИЗ	47 48	K174yP10	376 383	600ИД161	91 91
КМ155ЛЛ1 КМ155ЛН1	47	K174VP11 K174XA1	386	500HД162 600HД164	91
КМ165ЛП4 КМ155ЛП5	48 50	K174XA2 K174XA3	398 398	690HE136 - 500HE160	- 91 91
КМ155ЛП8	61	K174XA6	398	500ИЕ137	91
КМ155ЛП9 КМ155ЛР1	47 49	K174XA9 K174XA10	386 398	600HM180 500HT179	91 91
КМ155ЛРЗ	49	K174XA11	376	600MII181	91
КМ155ЛР4	49 53	K174XA12	396	500ИР141 500ЛЕ106	91 90
KM155ПР6 KM155ПР7	53	K174XA14 K174XA15	398	500/JE100	90
KM155PV2	60	K174XA16	376	500,7 Е123	92
KM155TB1 KM155TM5	50 50	K174XA17 K174XA19	389 368	500/IE211 600/IK117	92 90
KM155TM7	50	K174XA20	376	500ЛК121	90
К157ДА1	394 354	К176ИД2, 2А К176ИДЗ	122 122	500ЛЛ110 500ЛЛ210	90 91
К157УД1 К157УД2 К157УД3	358	K176HE1	119	500ЛМ101	90
K157Y/J3 K157Y/J1	358 394	K176HE2	122	500/FM102	90 90
		К176ИЕЗ		600JIM105	
K157VH1 K167VIII	418 394	K176ИЕ4 K176ИЕ5	122	600,7M109 600,717107	90
K157YII2	394	K176HE3	123	500ЛП112	92
K157XA1	394	K176HE13	123	590ЛП116	90
K157XA2 K157XA3	394	K176HE17 K176HE18	123 123	500.7IT116 500.7IT128	90
К167ХП1	394	K176HP3	123	500,71П129	90
K157XIT2	394	K176HP4	120	500ЛП216	92
174YP9	398	K176HP10	123	500ЛС118	90
K174AΦ1 K174AΦ4	376	К176КТ1 К176ЛИ1	122	590/JC119 590/JV124	90
K174AФ5	376 390	К176ЛИЗ	122 119	500HY125	90 91
К174ГЛ1 К174ПС1	398	К176ЛП1 К176ЛП4	119	600PE149 500PT416	92
K174TIC4	376 376	К176ЛП11	122	500PV145	91 91
K174VK1		К176л1112	122	500PV148	91
К174УНЗ К174УН4А,Б	418 413	К176ЛС1 К176ПУ1	122 123	500PV410 500PV416	92
K174VH5	413	K176ПУ2	119	500TB135	91
K174VH7	413 413	К176ПУЗ	119	500TM130	91 91
K174VH8 K174VH9A.5	413	K176ПУ5 K176PM1	119	500TM131 500TM133	91
K174YH10A.B	413 413	К176РУ2А.2Б	129 119	500TM134	91 91
K174VH11		K176TM1		500TM173	
K174VH12 K174VH14	413 413	KM185Py7 KM185Py8	315 316	590TM231 K500HB165	92 91
K174VH15	413	КМ185РУ10	315 315	К500ИД161	91 91
X174YH18 K174YH19	413 413	KP185Py9	453	К500ИД162 К500ИД164	91
К174УП1	376	K190KT1Π	453	K500HE136	91
K174yP1	376 376	K190KT2	453 453	K500HE160	91 91
K174yP2 K174yP3	398	K190KT2TI KP190KT3	453	K500T HE160 K500HE137	91
K174YP4	376	K417ITA1	424	· K500ИМ180	91

Типономинал	Стр.	Типономенал	Стр.	Типономинал	Стр.
К500ИП179 К500ИП181 К500ИР141 К500ЛЕ106 К500М ЛЕ106 К500М ЛЕ106 К500Т ЛЕ106 К500ЛЕ111 К500ЛЕ123	91 91 91 90 90 90 90 90	K500TM173 K500TM231 K500M TM231 K500T TM231 SG01E3 K521CA5 KP\$21CA4 K525TIC2	91 92 92 92 122 362 362 369	\$30TM2 \$30TM8 \$30TM9 \$530TF1 \$F\$31AT12 \$F\$31AT13 \$F\$31AT14 \$F\$31AT14	50 53 53 51 57 54 54
K500M JE123 K500JE211 K500JE211 K500JK117 K500JK117 K500M JK117 K500JK121 K500M JK121 K500JJJ110	92 92 92 90 90 90 90 90	КМ\$25ПСЗ КР\$25ПСІ 530АП2 530АП3 530АП4 530ГГІ 530ИД7 530ИД14	369 369 57 54 54 51 51	КР531ГГ1 КР531ИД7 КР531ИД14 КР531ИЕ10 КР531ИЕ14 КР631ИЕ17 КР531ИЕ18 КР531ИК1	51 51 51 52 54 53 52 57
K500M JJ110 K500T JJ110 K500JJ210 K500JJ210 K500JM101 K500JM101 K500JM102 K500JM105 K500JM105	90 90 91 91 90 90 90	\$300 E14 \$300 E15 \$300 E15 \$300 E17 \$300 E17 \$300 E17 \$300 E17 \$300 E17 \$300 E17	54 54 53 53 53 53 55 54	KP5311/K2 KP531/I/H4 KP531/I/H5 KP531/I/H10 KP531/I/H11 KP531/I/H12 KP531/I/H8 KP531/I/H8	57 53 55 57 54 54 57 57
K500T JM105 K500JM109 K500M JM109 K500JH107 K500JH107 K500M JH1107 K500JH114 K500M JH114 K500JH115	90 90 90 90 90 90 90 90	\$30 MP12 \$30 MP22 \$30 MP23 \$30 MP24 \$30 K MP2 \$30 K MP2 \$30 K MP2 \$30 K MP2 \$30 K MP2 \$30 K MP2 \$30 K MP2	54 56 56 56 52 52 51 55	KP531 I/P20 KP531 I/P22 KP531 I/P22 KP531 I/P23 KP531 I/P23 KP531 K/T12 KP531 K/T17 KP531 K/T11 KP531 K/T11	57 56 56 56 52 52 55 55
K500ЛП128 K500ЛП129 K500ЛП216 K500Т ЛП216 K500М ЛП216 K500ЛС118 K500ЛС119 K500ЛС119	90 90 92 92 92 90 90	\$30KII14 \$30KII15 \$30JIA1 \$30JIA2 \$30JIA3 \$30JIA4 \$30JIA9 \$30JIA13	55 55 48 48 47 47 47 49	KP531KII14 KP531KII15 KP531KII16 KP531KII18 KP531JIA2 KP531JIA3 KP531JIA4 KP531JIA7	55 55 52 52 48 47 47 48
K500 FIV125 K500 PE149 K500 PT416 K500 PV145 K500 PV410 K500 PV415 K500 TB135 K500 M TB135	90 91 92 91 91 91 92 91	\$30,7A16 \$30,7A17 \$30,7B1 \$30,7B1 \$30,7B1 \$30,7B1 \$30,7B2 \$30,7B2	51 58 47 47 48 47 47 47 50	КР531.ЛА9 КР531.ЛА12 КР531.ЛА13 КР531.ЛА16 КР531.ЛА17 КР531.ЛА19 КР531.ЛЕ1 КР531.ЛЕ7	47 49 49 51 58 51 47 55
K506 TM130 K500M TM130 K500M TM131 K500M TM131 K500 T TM131 K500 TM133 K500M TM133 K500M TM133 K500 TM134 K500 TM134	91 91 91 91 91 91 91 91 91	\$30,7P9 \$30,7P10 \$30,7P11 \$30,PT1,1A \$30,PY2 \$30,CT11 \$30,TB9 \$30,TB10 \$30,TB11 \$30,TB11 \$30,TJ3	49 49 57 50 50 51 51 51	KP531,7I/3 KP531,7I/1 KP531,7I/1 KP531,7I/15 KP531,7I/15 KP531,7I/10 KP531,7I/1 KP531,7I/1 KP531PY2 KP531PY8 KP531PY9	47 47 47 50 49 49 50 54 55

Типономинал	Стр.	Типономинал	Стр.	Типономинал	Стр.
KP531CTII KP531TB9 KP531TB10 KP531TB11 KP531TM3 KP531TM2 KP531TM8 KP531TM8	50 61 61 51 51 50 53 59	533KIT13 633KIT14 539KIT15 533KIT16 633KIT17 533JTA1 533JTA2 533JTA2	66 65 55 52 56 48 48	K554CA2 K554CA3 K554CA4 K555AT3 K555AT4 K555AT13 K555AT14 K565AT15	362 362 362 51 54 54 54 55
533 AF3 533 AF4 533 AF3 533 AF14 533 AF15 533 AF16 533 AF16 533 AF16 533 AF16 533 AF16	51 54 54 54 65 55 66 62	533.77.44 533.77.46 533.77.47 533.77.49 533.77.410 533.77.412 533.77.413 533.77.61	47 49 48 47 47 49 49	К555АП6 К555ВЖ1 К555ИВ1 К555ИВ3 К555ИВ8 К555ИД4 К555ИД5 К555ИД5	555 577 522 552 553 522 5249
5331/188 5331/1/13 5331/1/14 5331/1/15 5331/1/16 5331/1/10 5331/1/18	55 52 52 52 52 49 51 62 55	533.71E4 533.71H1 533.71H3 533.71H6 533.71H1 533.71H1 533.71H2 533.71H2	49 47 47 48 48 47 47 47 58	K555HД7 K555HД10 K555HД18 K555HE2 K555HE6 K555HE6 K555HE7 K555HE7	51 52 55 50 50 54 54 54 52
5/3/1E5 5/3/1E6 5/3/1E7 5/3/1E9 5/3/1E10 5/3/1E13 5/3/1E14 5/3/1E15	50 54 54 52 52 52 54 54 54	533,7115 533,7118 533,7194 533,71911 533,71913 539C111 533,7186 533,7186	50 51 49 49 49 50 51	K555HE13 K555HE14 K555HE15 K555HE18 K555HE19 K565HM5 K555HM6 K555HM6	54 54 54 52 55 53 55 56
533/HE19 533/HM5 533/HM6 533/HM7 533/HM3 533/HM4 533/HM5 533/HM5	56 53 55 56 53 53 53 55	533TM2 533TM2 533TM7 533TM8 533TM8 533TM9 533TP2 KM533HP32 537PY2A	48 50 60 53 63 55 53 315	K555HTI3 K555HTI5 K555HTI6 K555HTI7 K555HTI9 K555HTI16 K555HTI16	53 55 55 55 52 52 52 53 56
533ИП9 533ИП12 533ИП13 533ИР8 533ИР9 533ИР10 533ИР11 533ИР11 533ИР15	56 59 59 52 52 62 54 53	537PV8A 537PV9A 537PV13 537PV14 KP537PV3B KP537PV8A K538VH1 KP538VH3	315 316 315 315 315 315 418 418	K555HP22 K555HP23 K555HP27 K555HP27 K555HP30 K555HP35 K555HP35 K555KIT2 K555KIT2	56 57 56 55 55 52
533HP16 533HP22 533HP23 533HP25 533HP26 533HP27 533HP28 533HP30	56 56 67 57 56 56 56	541PE1 K541PY1A KP541PY2A 543KH1 543KH2 KP544YД1 KP544YД2 K548YH1	316 315 315 453 453 338 349 418	K555KIII1 K555KIII2 K555KIII3 K555KIII4 K555KIII5 K555KIII6 K555KIII7 K555KIII7 K555KII	55 55 55 55 55 55 55 55 55 55 56 56 56 5
533HP32 533HP35 533KIT2 533KIT17 533KIT11 533KIT112	53 55 52 52 55 55 55	К548УНЗ КМ551УД1А, В КМ551УД2 К563УД1 К563УД2 К554СА1	418 344 358 338 338 362	K555.JIA2 K555.JIA3 K555.JIA4 K555.JIA6 K555.JIA7 K555.JIA10	48 47 47 49 48 47

Типономинал	Crp.	Типонсминал	Crp.	Типономинал	Стр.
К555ЛА11	48	км555ли3	47	К561,ЛП2	120
К555ЛА12	49	КМ555ЛИ4	48	К561ЛП13	122-
К555ЛА13 К555ЛЕ1	49 47	КМ555ЛИ6 КМ555ЛЛІ	48 48	К561ЛС2 К561ПУ4	119 120
К555ЛЕ4	49	KMSSSJIHI	47	К561ПУ7	123
К555ЛИ1	47	КМ555ЛН2	47	К561ПУ8	123
К555ЛИ2	47	КМ555ЛП5	50	K561PY2A	120
<b>Қ555ЛИЗ</b>	47	КМ555ЛП12	51	K561PV2B	315
<b>К555ЛИ4</b>	48 48	КМ555ЛР11	49	K561CA1	121 120
Қ555ЛИ6 Қ555ЛЛ1	48	КМ555ЛР13 КМ555ТЛ2	48	К561ТВ1 К561ТЛ1	120
К555ЛН1	47	KM555TM8	53	K561TM2	119
К555ЛН2	47	KM555TM9	53	K961TM3	120
К555ЛП5	50	KM555TP2	55	K561 TP2	129
К555ЛП8	51	556PT1	317 317	564AF1	120 120
Қ555ЛП12	51 49	556PT3	316	564FF1	120
К555ЛР4 К585ЛР11	49	556PT4 556PT5	316	564ИД1 564ИД4	120
К555ЛР13	49	556PT6	317	564H/H5	120
K555PE4	59	556PT7	317	564HE1	119
К555СП1	50 51	KP656PT1	317 317	564HE10	121
K555TB6 K555TB9	51	KP556PT2 KP556PT4	316	564ME11 564ME14	120
К555ТЛ2	48	KPSS6PTS	317	564ME15	120
K555 TM2	50	KPS56PT11	316	564HE19	123
K555TM8	53	KP556PT12	317	564ИК1	123
K555TM9	53 55	KP556PT13	317	564HK2	123
K555TP2	51	KP556PT14	317 317	564MM1	119 121
KM556AF3 KM555AF4	54	KP556PT15 KP556PT16	317	5641/1T2 5641/1T3	121
KM555AII3	54	KPSS6PT17	317	564HT14	121
KM5551/B1	52	KP556PT18	317	564MIIS	123
КМ555ИД4	52	558PP1	317 -	564ИП6	121
КМ555ИД6 КМ555ИД10	49 52	KP558PP1 KP558PP2A	317	564HP1 564HP2	119
КМ565ИД18	55	КР558РР2А К561ИЛ1	120	564HP6	120
КМ555ИЕ9	52	K561 HE1	119	564HP9	120
KM555HE10	52	K5611/1E8	119	564HP11	121
KM555HE19	56	К561ИЕ10	121 121	564HP12 564HP13	123 123
КМ555ИМ6 КМ555ИП4	55 53	KS61HE11			120
KM555HII7	55	K561HE16 K361HE19	119 123	564KITI 564KITI2	120
КМ555ИР8	52	K561PK1	123	564KT3	120
КМ555ИР9	52	К561ИМ1	119	564JIA7	119
КМ555ИР10	52 54	К561ИП2	121	564ЛА8	119 119
KM555HP11 KM565HP15	53	К561ИП5 К561ИР2	123 119	564ЛА9 564ЛА10	121
КМ555ИР22	56	K561 UP6	120	564JIE5	119
KM555HP23	56	К561ИРЭ	120	564JIE6	119
KM555HP26	57	К561ИР11	121	564ЛЕ10	119
KM555KI115	55 56	K561HP12	123	564ЛН2	121
КМ555КП17 КМ555ЛА1	48	K561KIT1 K561KIT2	120	564,7H2 564,7H2	120
КМ555ЛА2	48	K561KT3	120	564JIII13	122
КМ555ЛА3	47	K561.HA7	119	564.7IC1	122
КМ555ЛА4	47	K561J1A8	119	564ЛС2	119
К.М.555.Л.А9	47	К561ЛА9	119	564IIV4	120
КМ555ЛА11 КМ555ЛА12	48	К561ЛЕ5 К561ЛЕ6	119	564ITV7	121 123
КМ555ЛА13	49	К561ЛЕ10	119	564IIV8	123
КМ555ДЕ1	47	К561ЛН1	121	564ПУ9	123
КМ555ЛЕ4 КМ555ЛИ1	49	К561ЛН2 К561ЛН3	120	564PY2A 564PY2B	120
					315

Типономинал	Стр.	Типономинал	Стр.	Тинономинал	Стр.
564CA1	121	K590KH1	453 453	K1401CA1	362 362
564TB1 564TJ11	120 120	K590KH3 K590KH6	453 453	K1401CA2	362 358
564TM2	119	K590KH9	448	К1401УД1 К1401УД2	358
564TM3	120	K590KT1	453	К1401УДЗ	358
564TP2 564VM1	120 120	KP590KH1 KP590KH2	453 448	K14013/14	358
K565PY7B	316	KP590KH3	453	К1401УДЗ К1401УД4 КР1407УД1 КР1407УД2	352
KP565PV1A KP565PV2A	316 315	KP590KH4 KP590KH5	448 448	КР1407УДЗ К1408УД1	352 354 358 358
KP565PV5B	316	KP590KH6	453	€ K1409УЛ1	338
КР565РУ6Б	316	KP590KH7	448	1416УД1	358
KP568PE1 KP568PE2	316 316	KP590KH8	448 453	1422УД1	354 352 358
KP568PE3	316	KP590KT1 K591KH1	453	K1423УД1 K1423УД2	358
К572ПВ4	438	K591KH2	453	K1423V 月3	358
КР572ПА1 КР572ПА2	424 424	K591KH3 K594∏A1	453 424	КР1426УД1 КР1427УД1	358 358
K572ПВ1 A	438	K596PE1	316	КР1429УД1	358 358
К572ПВ1Б К572ПВ1В	438	KM597CA1 KM597CA2	362 362	1500HД170 1500HП156	92 92
КР572ПВ2	438 438	KM597CA3	362	1500ИП194	92
KP572TIB5	438	K1003KH1	- 393	1500HP141	92 91
К573РФ1	318	K1003KH2	393	1500MP151	92
К573РФ2 К573РФ3	318	K1003KH3	393 448	1500KII155 1500KII163	92 92
K573PΦ4A	318	KP1010KT1 KP1015XK2	409	1500KII163	92
К573РФ5	318	KP1015XK3	410	1 1500KH171	92 92 90
К573РФ6А К573РФ8А	318	K1021VH1	397 394	1500 ЛМ102	90 90
K573PФ81A	318	K1021XA5 KP1021VP1	394	1500ЛП107 1500ЛП107	90
<b>К</b> 574УД1	349	KP1021XA1	394	1500ЛП112	92
К574УД2 КР580ВА86	349 167	KP1021 XA2 KP1021 XA3	394 394	1500,7IT114 1500,7IT122	90
KP580BA87	167	KP1021XA4	394	1500,ЛС118	90
KP580BB51A	151	КФ1032УД1 КР1100СК2	358	1500 TIV124	90
KP580BB55A KP580BB79	156 170	KP1100CK2 KP1100CK3	447 447	1500 TIV 125 1500 PT 416	90 316
KP580BF75	167	K1104KH1	453	1500PY415	92
КР580ВИ53	154	K1106XIII	393	1500PY480	316
KP580BK28 KP580BK38	164 164	K1106XIT2 K1106XIT3	393	1500TM130 K1500BA123	91 92
KP580BM80A	148	K110711B1	441	K1500HE136	91
KP580BH59	160	К1107ПВ2	441	K1500HM180	91
KP580BT57	158	K1107TIB3 K1107TIB4	441 441	K1500HII156 K1500HII179	92 91
KP580ΓΦ24 KP580 μP82	163 165	KI108TIA1	424	К1500ИП181	91
КР580ИР83	165	K1108T1B1	437	К1500ИР141	91
KP588BA1 KP588BF1	182 178	KP1108FITT1 K1109KH2	444 448	K1500HP151 K1500KII155	92 92
KP588BI1	183	KIIISTIBIA.	438	K1500KII155	92
KP588BC2	174	B. B		K1500KIT164	92
KP588BY2	176	K1118ПА1	430 430	K1500KIT171	92
КР588ИР1 КР588РЕ1	181 316	K1118ПA2 K1118ПA3	430	К1500ЛК117 К1500ЛМ101	90
K589PA04	318	К1118ПА4	430	К1500ЛМ102	90
590KH12	448 448	K1121CA1	362 418	К1500ЛП107	90 92
590KH13	948	K1400VH1	418	К1500ЛП112	92

Типономинал	Стр.	Типономинал	Стр.	Типономинал	С
К1500ЛП114	90	KP1531TM2	53	1564ИДЗ	1
К1500ЛП122	92	KP1531TM8	53	1564HE6	i
К1590ЛС118	90	KP1531TM9	53	1564HE7	i
К1500ЛС119	90	1533ИД3	52	1564JIA1	1
К1590ПУ124	90	1533ИД4	52	1564.ЛА2	1
K1500ПУ125 K1500РТ416	90 92	15331/Д7 15331/Д17	51 59	1564ЛЕ1 1564ЛЕ4	1
K1500PY415	92	1533ИПЗ	53	1564ЛИ1	Ιi
K1500CT166	92	1533ИП4	53	1564JIV3	Ιi
I(1500TM130	91	1533ИП5	55	1564ЛР11	Ιi
K1500TM131	91	1533HP11	54	1564ТЛ2	1
К А1508 Х Л1	410	1533HP31	59	1564TM2	i
1515XMI	317	1533ИР33	57	1564TM5	1
K1520XM1	317	1533ИР34	57	KP1601PP1	3
K1520XM2	317 57	1533K IT2	52 52	KP1601PP3 KA1603PE1	3
1530ЛЕ8	91	1533KIT7	52	1604Py1	3
1530 ЛИ7	57	1533КПП	55	KM1608PT1	3
1530ЛЛЗ	57	1533K III2	55	KM16/8PT2	3
1531 AT15	55	1533K [T13	56	K1800BA4	1
1531 A 113	54	1533K IT14	55	K1800BA7	1
1531 ATT4	54	1533KI115	55	K1800BB2	1
1531ИД7 1531ИД14	51 51	1533ЛА1 1533ЛА2	48 48	K1800BP8 K1800BC1	1
1531ИПЗ	53	1533JTA3	48 48	K1800BC1	1
1531ИП4	53	1533JH1	48	K1890BYI	2
1531KIT2	52	1533,ЛН2	47	К1800РП6	19
1531KI17	52	1533,71П3	58	KP1801BM1	20
1531KII12	55	1533ЛП5 ,	50	КР1801ВП1-030	2
1531KII15	55 52	1533ЛР4	49	КР1801ВП1-033	2
1531КП16	52	1533,ЛР11	49	КР18)1ВП1-034	23
1531ЛА1	48 47	1533ЛР13 1533СП1	49	КР1801ВП1—035 КР1801РЕ2А	2
1531ЛАЗ	4/	10000111	50	KM1892BP4	2
1531ЛА4	47	1533TB15	51	KM1892BP5	2
1531ЛЕ1	47	1533TP2	55	КМ1892ИМ1	2
1531ЛИ1	47	КР1533ЛА1	48	KP1802BB1	2
1531,ЛИЗ	47	КР1533ЛА2	48	KP1802BP1	25
1531ЛЛ1	48	КР1533ЛАЗ	47	KP1802BP3	22
1531.ДП5 1531.ДР9	50 49	KP15337H1 KP1561AF1	47	KP1892BC1 KP1892WP1	22
1531ДР10	49	КР1561ИД6	120 121	KM1804BA1	25
1531 TB10	51	КР1561ИЛ7	121	KM1804BA2	25
1531 TB15	51	КР1561ИЕ10	121	KM1804BA3	25
1531TM2	50	КР1561ИЕ20	121	KM1804BЖ1	27
1531TM8	53	КР1561ИЕ21	121	KM1804BH1	26
1531TM9	50 53 53 54	KPI56IMP14	121	KM1804BP2	25
КР1531 АПЗ КР1531 АП4	54 54	КР1561ИР15 КР1561КП1	121	KM1804BP3	23
КР1531ИД7	51	KP1561KI12	120 120	KM1804BC1 KM1804BC2	24
(Floored)	31	KriwiKii2	1.03	KM1804BV1	24
КР1531ИД14	51	КР1561КПЗ	121	КМ1804ВУ2	24
КР1531ИМ6	55	КР1561КП4	121	KM1804BY3	24
КР1531КП2	52	KP1561KT3	120	KM1804BY4	24
КР1531КП7	52	КР1561ЛА9	119	KM1804BY5	26
КР1531ЛА1	48	КР1561ЛЕ5	119	КМ1804ИР1	25 25
КР1531 ЛАЗ КР1531 ЛА4	47 47	КР1561ЛЕ6	119	КМ1804ИР2	25
КР1531ЛА4 КР1531ЛИ1	47	КР1561ЛЕ10 КР1561ЛИ2	119 120	КМ1804ИРЗ КР1810ВБ89	28
КР1531ЛИЗ	47	КР1561ЛП14	120	KP1810BD89	28
КР1531ЛЛ1	48	KP1561[1P1	120	KP1810BM86	27
КР1531ЛП5	50	КР1561ПУ4	120	KP1810BH59A	28
КР1531, ДР9	49	KP1561TB1	120	КР1810ГФ84	28
КР1531,ЛР10	49	КР1561ТЛ1	120	KM1814BE3	28
KP1531TB15	51	15641/1B3	122	KM1816BE48	29
				KP1820BE1	

### Оглавление

Предисловие	3
Глава 1. Терминология в микроэлектронике, классификация и вопросы конструирования интегральных микросхем ,	4
1.1. Развитие терминологии	4
1.2. Терминология в микроэлектронике согласно	5
ГОСТ 17021—88	5
1.2.2. Элементы конструкции микросхем	5 5 7
1.2.3. Простые и сложные микросхемы 1.2.4. Микросборки и микроблоки	7
1.3. Классификация микросхем	9
1.4. Система условных обозначений микросхем	10
1.5. Типовые корпуса микросхем	16
Глава 2. Цифровые интегральные микросхемы	22
2.1. Назначение и применение	22
2.2. Логические функции, реализуемые с помощью цифровых микросхем	23
2.3. Классификация и основные электрические параметры циф-	
ровых микросхем	26 30
2.4. Схемы транзисторно-транзисторной логики 2.4.1. Основные электрические параметры микросхем се-	30
рий ТТЛ	43
2.4.2. Функциональный состав микросхем серий ТТЛ .	46
2.4.3. Некоторые особенности применения микросхем се-	46
рий ТТЛ	87
2.5.1. Функциональный состав микросхем серий ЭСЛ	89
<ol> <li>2.5.2. Основные электрические параметры микросхем серий ЭСЛ</li> </ol>	101
2.5.3. Некоторые особенности применения микросхем се-	
рий ЭСЛ	103
Дифровые микросхемы на МОП-траизисторах     Д.6.1. Принцип работы микросхем на р-канальных МОП-	100
транзисторах 2.6.2. Статические схемы на р-канальных МОП-транзи-	109
2.6.2. Статические схемы на р-канальных МОП-транзи-	111
сторах 2.6.3. Квазистатические и динамические схемы	114
2.6.4. Принцип работы микросхем на КМОП-транзисто-	
рах	116
2.6.5. Основные серии микросхем на MOII-траизисторах 2.7. Перспективы развития цифровых микросхем	140
2.7.1. Интегральная инжекционная логика	140
2.7.2. МОП-схемы с п-каналами	141
Глава 3. Микропроцессоры и микроЭВМ	142
8.1. Микропроцессоры	142
3.1.1. Схемотехнологические особенности МПК	142
	493

,			
8.1.2. Основные характеристики МПК			143
3.2. Микропроцессорный комплект серии КР580			145
3.2.1. Микросхема КР580ВМ80А			148
3.2.2. Микросхема КР580ВВ51А			151
3.2.3. Микросхема КР580ВИ53			154
3.2.4. Микросхема КР580ВВ55А			156
3.2.5. Микросхема КР580ВТ57	- 1		158
3.2.6. Микросхема КР580ВН59			160
3.2.7. Микросхема КР580ГФ24	- 1		163
3.2.8, Микросхема КР580ВК28 и КР580ВК38			164
3.2.9. Микросхемы КР580ИР82 и КР580ИР83 .		•	165
3.2.10, Микросхемы КР580ВА86 и КР580ВА87	•	•	167
3.2.11. Микросхема КР580ВГ75	•		167
3.2.12. Микросхема КР580ВВ79	•	•	170
3.3. Микропроцессорный комплект серин КР588			173
3.3.1. Микросхема КР588ВС2			174
3.3.1. MHKPOCKEMA KPOSOBCZ			176
3.3.2. Микросхема КР588ВУ2			178
3.3.3. Микросхема КР588ВГ1			
3.3.4. Микросхема КР588ИР1			181
3.3.5. Микросхема КР588ВА1			182
3.3.6. Микросхема КР588ВГ2			183
<ol> <li>Микропроцессорный комплект серин К1800".</li> </ol>			186
3.4.1. Микросхема К1800ВС1			188
3.4.2. Микросхема К1800ВБ2			191
3.4.3. Микросхема К1800ВТЗ			193
3.4.4 Микросхема К1800ВР8			195
3.4.5. Микросхема К1800РП6			196
3.4.5. Микросхема К1800РП6 3.4.6. Микросхема К1800ВА4 3.4.7. Микросхема К1800ВА7	Ĭ		198
3 4.7. Микросхема К1800ВА7		1	198
3.4.8. Микросхема К1800ВУ1			200
3.5. Микропроцессорный комплект серия КР1801	•	•	202
3.5.1. Микросхема КР1801ВМ1	•	•	204
3.5.2. Микросхема КР1801ВП1-030	•		206
3.5.3, Микросхема КР1801ВП1-033	•		208
			213
3.5.4. MHKPOCKEMA KP1801B111-034		•	217
3.5.5. Микросхема КР1801ВП1-035			219
3.6. Микропроцессорный комплект серин КР(КМ) 1802			219
3.6.1. Микросхема КР1802ВС1			221
3.6.2. Микросхема КР1802ИР1		•	
3.6.3. Микросхема КР1802ВР1		•	224
3.6.4. Микросхема «КР1802ВВ1			226
3.6.5. Микросхема КР1802ВРЗ			228
3.6.6. Микросхема КМ1802ВР4			230
3.6.7. Микросхема КМ1802ВР5			232
3.6.8. Микросхема КМ1802ИМ1			233
3.7. Микропроцессорный комплект серии КМ(КР) 1804	٠.		235
3.7.1. Микросхема КМ1804ВС1			239
3.7.2. Микросхема КМ1804ВС2			241
3.7.3. Микросхемы КМ1804ВУ1 и КМ1804ВУ2 .	:		244
3.7.4. Микросхемы КМ1804ВУЗ			247
3.7.5. Микросхема КМ1804ВУ4	•		248
			251
			252
3.7.7. Микросхема КМ1804ВР1 3.7.8. Микросхема КМ1804ВР2		•	253
			255
3.7.9, Микросхема КМ1804ВА1			200

3.7.10, Микросхема КМ1804ВА2	257
3.7.11, Микросхема КМ1804ВАЗ	258
3.7.12. Микросхема КМ1804ИР2	259
3.7.13. Микросхема КМ1804ИРЗ	260
3.7.14. Микросхема КМ1804ГГ1	262 264
3.7.15. Микросхема КМ1804ВН1 3.7.16. Микросхема КМ1804ВР3	266
	268
	271
3.8 Микропропессовный комплект серии КР1810	274
3.8.1. Микроскем КРІ810ВМ86 3.8.2. Микроскем КРІ810ТФ44 3.8.3. Микроскема КРІ810ВТ88 3.8.4. Микроскема КРІ810ВТ89 3.6.5. Микроскема КРІ810ВТ89 3.6.5. Микроскема КРІ810ВТ9А	275
3.8.2 Микросхема КР1810ГФ84	280
3.8.3. Микросхема КР1810ВГ88	281
3.8.4. Микросхема КР1810ВГ89	283
3.8.5. Микросхема КР1810ВН59А	284
	285
3.9.1. Однокрнстальные микроЭВМ серии КМ(КР)1814	286
3.9.2. Однокристальные микроЭВМ серин КМ1816	290
3.9.3. Однокристальные микроЭВМ серии КР1820	294
Глава 4. Интегральные микросхемы запоминающих уст-	
ройств	298
	298
4.1. Основные характеристикн 4.2. Элементы запоминающих устройств	300
4.2.1, Запоминающие элементы на биполярных транзи-	
сторах	300
сторах 4.2.2. Запомннающие элементы на МОП-транзисторах	302
4.2.3, Запомннающие элементы на KMOII-траизисторах	305
4.2.4. Запоминающие элементы на МНОП-транзисторах	305
4.3. Типы запоминающих устройств	306
4.3.1. Оперативные запомниающие устройства	309
4.3.2. Постоянные запоминающие устройства	312
4.4. Основные серни микросхем запомниающих устройств и их	314
функциональный состав	
Глава 5. Аналоговые интегральные микросхемы	328
5.1. Назначение и применение	328
5.2. Операционные усилителн	328
5.2.1. Классификация	328
<ol> <li>5.2.2. Универсальные операционные усилители</li> </ol>	335
5.2.3. Прецизнонные операционные усилители	342
<ol> <li>5.2.4. Быстродействующие операционные усилители</li> </ol>	347
5.2.5. Микромощные и регулируемые операционные уси	
лителн	351
<ol> <li>5.2.6. Мощные и высоковольтные операционные усилителя</li> </ol>	355
<ol> <li>5.2.7. Миогоканальные операционные усилители . ,</li> </ol>	356
5.3. Компараторы	368
5.4. Аналоговые перемножители	375
5.5. Микросхемы для теле- и радиоприемных устройств	375
<ol> <li>микросхемы для теле- и радноприемных устроиств</li> <li>5.5.1. Микросхемы для телевизнонных приеминков</li> <li>5.5.2. Микросхемы для радвоприемников и магнитофонов</li> </ol>	397
5.5.3. Усилители низкой частоты	412
5.6. Интегральные цифро-аналоговые и аналого-цифровые пре-	
образователи	421
образователи 5.6.1 Цифро-аналоговые преобразователи	422
	46-
	495

5.6.2, Аналого-цифровые в	manafina:	OPSTATI	,		432
5.0.2, Ishanoro-unipoblic i	греоораз	OBalwir			
5.6.3. Устройство выборки	и xpai	нения а	налого	вых с	иг-
- налов	-				. 445
5.7. Аналоговые ключи и коммут					447
ол, дналоговые ключи и коммут	аторы				
<ol><li>5.8. Интегральные стабилизато</li></ol>	ры напр	ряжения			455
Глава 6. Рекомендации по ко	риструкт	ивио-те	хиолог	ическо	му
применению микросхем					463
and the same of th					
6.1. Надежность микросхем и р	алиоэле	КТВОНИС	й апі	арату	ры 463
6.2. Обеспечение надежности рад	THOSTON	nonnoë	onnon:	hallor.	110
о.г. Оосспечение надежности рад	THOSPICK	pongon	аппара	туры	na
этапе серийного производства					. 464
6.2.1. Информативная сис-	гема упп	равлени	я качес	TROM	464
6.2.2. Отбраковочные исп	rimo muo	0777000			. 466
Со В	ытання	анцара	гуры		
6.3. Воздействие виешиих факто	ров при	произ	зодстве	аппа	pa-
туры		-			. 467
6.4. Формовка и обрезка вывод				٠.	470
о.т. Формовка и обрезка вывод	UB .				
6.5. Лужение и пайка					. 472
6.6. Установка микросхем на печ	атные п	латы		: :	. 474
6.7. Поверхиостный монтаж ми	rnocveni				475
69 2000 PARIOCENTAN MONTEN MIN	прослем		·		480
6.8. Защита микросхем от электр	ических	возден	ствии		
Приложение					. 485
Список литературы					. 484

### Справочное издание

ЯКУБОВСКИЙ СЕРГЕЙ ВИКТОРОВИЧ, НИССЕЛЬСОН ЛЕВ ИОНОВИЧ, КУЛЕШОВА ВАЛЕНТИНА ИВАНОВНА и др.

### ДИФРОВЫЕ И АНАЛОГОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ

### Справочиик

Заведующий редакцией Ю. Н. Рысев Редактор М. М. Лисина Переплет художника В. Ф. Громова Художественный редактор Н. С. Шени Технический редактор Г. З. Кузнецова Корректор Л. А. Буданцев.

### ИБ № 1671


Савио в набор 3503.89. Полинсано в песать 0.4 10.59. Т-13995. Формат, 84×105%, В уригат чилогорф. № 2. Гарвитра витеритуриал, Песать высоках, Усл. пес. д. 25.04. Усл. кр.-отт. 25.04. Усл. нал. д. 32.92. Тираж 100 000 экз. Из. Д. 25.22. Зах. № 300. Цена 2 р.

Издательство «Радно и связь». 101000, Москва, Почтамт, а/я 693 Владимирская типография Госкомитета СССР по печати 600000, г. Владимир, Октябрьский проспект, д. 7









# CIPABOWHUK NHTELPANISHISE MUKPOCXEMSI LINOPOBBIE IN AHANOFOBSIE